JPH0472733A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0472733A JPH0472733A JP18567090A JP18567090A JPH0472733A JP H0472733 A JPH0472733 A JP H0472733A JP 18567090 A JP18567090 A JP 18567090A JP 18567090 A JP18567090 A JP 18567090A JP H0472733 A JPH0472733 A JP H0472733A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tungsten
- grain size
- layer
- furnace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、半導体装置の製造方法に関し、更に詳しく
はコンタクトホールを有する半導体基板上に微細積層配
線を形成することに関するものである。
はコンタクトホールを有する半導体基板上に微細積層配
線を形成することに関するものである。
（ロ）従来の技術
従来のこのＭＬＳＩの微細配線においては、バリアメタ
ルとなるＴｉＮ膜やＴｉＷ膜を用いたＡｌ・Ｓｉ／Ｔｉ
−ＮやＡｌ・Ｓｉ／Ｔｉ−Ｗの積層配線構造が用いられ
ている。特に、ＣＶＤ−Ｗ膜はステップカバレッジが良
好なためコンタクトの穴埋めに対しても有効になる。こ
のため配線部として上層にＡｌ・Ｓｉ膜を用い、下層に
Ｗ膜を用いた２層配線構造のものが提案されている。
ルとなるＴｉＮ膜やＴｉＷ膜を用いたＡｌ・Ｓｉ／Ｔｉ
−ＮやＡｌ・Ｓｉ／Ｔｉ−Ｗの積層配線構造が用いられ
ている。特に、ＣＶＤ−Ｗ膜はステップカバレッジが良
好なためコンタクトの穴埋めに対しても有効になる。こ
のため配線部として上層にＡｌ・Ｓｉ膜を用い、下層に
Ｗ膜を用いた２層配線構造のものが提案されている。
（ハ）発明が解決しようとする課題
しかし、Ａｌ・Ｓｉ／Ｗの積層配線を用いた場合、Ａｌ
Ｓｉ単層膜に比べＡＩのグレインサイズが小さくなり、
その結果としてエレクトロマイグレーション耐性が劣化
する。
Ｓｉ単層膜に比べＡＩのグレインサイズが小さくなり、
その結果としてエレクトロマイグレーション耐性が劣化
する。
このグレインサイズが小さくなる原因として以下に示す
事が考えられる。
事が考えられる。
すなわち、基本的に、Ｗ（タングステン）はＷ（１１０
）面が配向し易く、ＡＩ（アルミニウム）はＡＩ（ｌｉ
ｔ）面が配向し易い、という特徴を持っている。
）面が配向し易く、ＡＩ（アルミニウム）はＡＩ（ｌｉ
ｔ）面が配向し易い、という特徴を持っている。
例えば、第２図（ａ）（ｂ）に示すように、Ｗ（１１０
）面とＡｌ（１１１）面は同じ原子配列を有し、また原
子間距離もほぼ同じである。それ故、Ｗ膜上にＡｌ・Ｓ
ｉ膜をスパッタするのに際し、下地の影響を受は易くな
る。
）面とＡｌ（１１１）面は同じ原子配列を有し、また原
子間距離もほぼ同じである。それ故、Ｗ膜上にＡｌ・Ｓ
ｉ膜をスパッタするのに際し、下地の影響を受は易くな
る。
一般的に、Ｗ膜は０．Ｉμｍ程度のグレインサイズを有
するため、上層Ａｔのグレインサイズも、単層のＡｈ
Ｓｉ膜の場合に比べ小さくなる。そして、配線後に、通
常４００℃前後の熱処理を行っているが、４００℃航後
の温度では下地Ｗ膜のグレインが成長しにくいため、上
層部のＡｌＳｉ膜も成長しにくくなる。
するため、上層Ａｔのグレインサイズも、単層のＡｈ
Ｓｉ膜の場合に比べ小さくなる。そして、配線後に、通
常４００℃前後の熱処理を行っているが、４００℃航後
の温度では下地Ｗ膜のグレインが成長しにくいため、上
層部のＡｌＳｉ膜も成長しにくくなる。
（ニ）課題を解決するための手段および作用この発明は
、コンタクトホールを有する半導体基板上に微細積層配
線を形成するに際して、（ｉ）コンタクトホールを含む
半導体基板上に、全面に、薄いバリア層を介してＷ（タ
ングステン）膜を積層し、（ｉｉ）熱処理を付して、上
記Ｗ（タングステン）膜を、これを構成するタングステ
ンよりも大きなグレインサイズのタングステンかみ実質
的に構成されるグレインサイズの大きなＷ（タングステ
ン）膜に変換し、（１ｉｉ） 続いて、全面に、Ａｌ
・Ｓｉ膜を積層して上層がＡｌ−８ｌ膜からなり、下層
がグレインサイズの大きなＷ膜からなる２層配線を形成
することを特徴とする半導体装置の製造方法である。
、コンタクトホールを有する半導体基板上に微細積層配
線を形成するに際して、（ｉ）コンタクトホールを含む
半導体基板上に、全面に、薄いバリア層を介してＷ（タ
ングステン）膜を積層し、（ｉｉ）熱処理を付して、上
記Ｗ（タングステン）膜を、これを構成するタングステ
ンよりも大きなグレインサイズのタングステンかみ実質
的に構成されるグレインサイズの大きなＷ（タングステ
ン）膜に変換し、（１ｉｉ） 続いて、全面に、Ａｌ
・Ｓｉ膜を積層して上層がＡｌ−８ｌ膜からなり、下層
がグレインサイズの大きなＷ膜からなる２層配線を形成
することを特徴とする半導体装置の製造方法である。
すなわち、この発明は、Ａｌ・Ｓｉ／Ｗｉｊの２層配線
を形成するに際して、Ｗ膜堆積後に熱処理を行いグレイ
ンサイズを大きくし、それにより上層Ａｌ５ｉｉｉのグ
レインサイズを大きくできてエレクトロマイグレーショ
ン耐性を向上できるようにしたものである。
を形成するに際して、Ｗ膜堆積後に熱処理を行いグレイ
ンサイズを大きくし、それにより上層Ａｌ５ｉｉｉのグ
レインサイズを大きくできてエレクトロマイグレーショ
ン耐性を向上できるようにしたものである。
（ホ）実施例
以下に、具体的に実施例を第１図を用いて説明を行う。
第１図において、ゲート電極ｌ、ソース２、ドレイン３
の拡散領域を有するＳｉ基板４上の全面にＢＰＳＧ膜５
を積層した後、ドレイン３に通ずるコンタクトホール６
を形成し、次に、ＷとＳｉＯ，との密着性を上げ、Ｗと
Ｓｉとの反応を防止するためにバリア層として薄いＴｉ
−Ｎ膜（膜厚５００人）７を堆積する。
の拡散領域を有するＳｉ基板４上の全面にＢＰＳＧ膜５
を積層した後、ドレイン３に通ずるコンタクトホール６
を形成し、次に、ＷとＳｉＯ，との密着性を上げ、Ｗと
Ｓｉとの反応を防止するためにバリア層として薄いＴｉ
−Ｎ膜（膜厚５００人）７を堆積する。
その後、ＣＶＤ法により、Ｗ膜８を形成する。
次に、炉内で６００〜９００℃の温度で熱処理を行う。
なお、この時、通常の電気炉では酸素の巻き込みにより
Ｗ膜８の表面が酸化されてしまう。そのため、ＲＴＡ
（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）炉を用
いる必要がある。
Ｗ膜８の表面が酸化されてしまう。そのため、ＲＴＡ
（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）炉を用
いる必要がある。
その後、Ａｌ・Ｓｉ膜９を堆積するが、比較的大きなグ
レインが形成される事になり、その結果としてエレクト
ロマイグレーション耐性が向上される事になる。
レインが形成される事になり、その結果としてエレクト
ロマイグレーション耐性が向上される事になる。
（へ）発明の効果
以上のようにこの発明によれば、Ａｌ・Ｓｉ／Ｗの積層
配線を形成するに際して、Ｗデポ後に熱処理を行い、Ｗ
膜のグレインサイズを大きくするようにしたので、配線
上層のＡｈ Ｓｉ膜のＡ１のグレインサイズを大きくて
き、エレクトロマイグレーション耐性を向上できる効果
がめる。
配線を形成するに際して、Ｗデポ後に熱処理を行い、Ｗ
膜のグレインサイズを大きくするようにしたので、配線
上層のＡｈ Ｓｉ膜のＡ１のグレインサイズを大きくて
き、エレクトロマイグレーション耐性を向上できる効果
がめる。
第１図はこの発明の一実施例を用いて製造された半導体
装置の要部構成説明図、第２図（ａ）および（ｂ）はそ
れぞれタングステン（Ｗ）膜およびアルミニウム（Ａｔ
）膜の原子配列を示す図である。 ４・・・・・・Ｓｉ基板、７・・・・・・Ｔｉ−Ｎ膜（
バリア層）、８・・・・・・グレインサイズの大きなＷ
膜、９・・・・・・Ａｉ Ｓｉ膜。
装置の要部構成説明図、第２図（ａ）および（ｂ）はそ
れぞれタングステン（Ｗ）膜およびアルミニウム（Ａｔ
）膜の原子配列を示す図である。 ４・・・・・・Ｓｉ基板、７・・・・・・Ｔｉ−Ｎ膜（
バリア層）、８・・・・・・グレインサイズの大きなＷ
膜、９・・・・・・Ａｉ Ｓｉ膜。
Claims (1)
- 【特許請求の範囲】 １、コンタクトホールを有する半導体基板上に微細積層
配線を形成するに際して、 （ｉ）コンタクトホールを含む半導体基板上に、全面に
、薄いバリア層を介してＷ（タングステン）膜を積層し
、 （ｉｉ）熱処理を付して、上記Ｗ（タングステン）膜を
、これを構成するタングステンよりも大きなグレインサ
イズのタングステンから実質的に構成されるグレインサ
イズの大きなＷ（タングステン）膜に変換し、 （ｉｉｉ）続いて、全面に、Ａｌ・Ｓｉ膜を積層して上
層がＡｌ・Ｓｉ膜からなり、下層がグレインサイズの大
きなＷ膜からなる２層配線を形成することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18567090A JPH0472733A (ja) | 1990-07-13 | 1990-07-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18567090A JPH0472733A (ja) | 1990-07-13 | 1990-07-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0472733A true JPH0472733A (ja) | 1992-03-06 |
Family
ID=16174821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18567090A Pending JPH0472733A (ja) | 1990-07-13 | 1990-07-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0472733A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745611A (ja) * | 1993-07-27 | 1995-02-14 | Nec Corp | 配線構造 |
| EP0721216A3 (ja) * | 1995-01-03 | 1996-08-14 | Ibm | |
| US8440560B2 (en) | 2007-07-02 | 2013-05-14 | Hynix Semiconductor Inc. | Method for fabricating tungsten line and method for fabricating gate of semiconductor device using the same |
| JP2022047758A (ja) * | 2020-09-14 | 2022-03-25 | 株式会社Ｓｃｒｅｅｎホールディングス | 金属配線形成方法 |
-
1990
- 1990-07-13 JP JP18567090A patent/JPH0472733A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745611A (ja) * | 1993-07-27 | 1995-02-14 | Nec Corp | 配線構造 |
| EP0721216A3 (ja) * | 1995-01-03 | 1996-08-14 | Ibm | |
| US6030895A (en) * | 1995-01-03 | 2000-02-29 | International Business Machines Corporation | Method of making a soft metal conductor |
| US6285082B1 (en) | 1995-01-03 | 2001-09-04 | International Business Machines Corporation | Soft metal conductor |
| US8440560B2 (en) | 2007-07-02 | 2013-05-14 | Hynix Semiconductor Inc. | Method for fabricating tungsten line and method for fabricating gate of semiconductor device using the same |
| JP2022047758A (ja) * | 2020-09-14 | 2022-03-25 | 株式会社Ｓｃｒｅｅｎホールディングス | 金属配線形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0778821A (ja) | 半導体装置およびその製造方法 | |
| JPH05347272A (ja) | 半導体装置の製造方法 | |
| JPH0936228A (ja) | 配線形成方法 | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| JPH06151815A (ja) | 半導体装置とその製造方法 | |
| JPH0472733A (ja) | 半導体装置の製造方法 | |
| CN100397636C (zh) | 半导体装置及其制造方法 | |
| JPH0653408A (ja) | Ｍｏｍ容量素子 | |
| JP2848694B2 (ja) | 半導体装置 | |
| JP3328359B2 (ja) | 半導体装置の製造方法 | |
| JPS6232610A (ja) | 半導体装置の製造方法 | |
| JP3111466B2 (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| JPH04199628A (ja) | 半導体装置の製造方法 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JPH05343401A (ja) | 半導体装置 | |
| JPS62136018A (ja) | 半導体装置の製造方法 | |
| JP3096461B2 (ja) | 半導体装置及びその製造方法 | |
| JP2906815B2 (ja) | 半導体装置の製造方法 | |
| JPS5833833A (ja) | 半導体装置の電極形成法 | |
| JPH0778789A (ja) | 半導体装置の製造方法 | |
| JPH06349833A (ja) | 半導体装置におけるアルミニウム系配線 | |
| JPH02125431A (ja) | 半導体装置 | |
| JPH0244719A (ja) | 銅配線の構造，製法及び製造装置 | |
| US6555470B2 (en) | Method of manufacturing a semiconductor device with metallization layers interconnected by tungsten plugs | |
| JPH0212946A (ja) | 半導体装置 |