JPH04196928A - 波形等化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタル信号を記録再生する装置の再生信号
処理を行う波形等化装置に関するものである。

従来の技術 近年、波形等化装置はディジタル信号の記録再生におい
て高密度記録による符号量干渉の増加や信号対雑音比の
劣化を補償する装置として、光デイスク装置、固定磁気
ディスク装置、磁気テープ装置等において開発が盛んで
ある。

以下図面を参照しながら、上記した従来の波形等化装置
の一例について説明する。

第７図は従来の波形等化装置の構成を示すものである。

第８図はその波形等化装置を用いた信号検出装置の構成
を示すものであり、第９図は各部信号の説明図、第１０
図は波形等化の周波数特性図、第１１図はディジタル信
号の記録再生に用いられる各種変調方式の説明図である
。

第７図において、３１及び３２は遅延器である。

３３及び３４は掛算器、３５及び３６は加算器である。

第８図において、３７はレベル制御器、３８はアナログ
−ディジタル変換器であり、３９は波形等花器、４．０
はデータ検出器、４１璧、レベル検出器、４２はディジ
タル−アナログ変換器である。

以上のように構成された波形等化装置について、以下そ
の動作について説明する。

まず、掛算器３３は入力信号に係数−αを乗じて出力す
る。遅延器３１は入力信号をそのチャンネルビット間隔
分の時間量だけ遅延して出力する。

加算器３５は掛算器３３出力と遅延器３１出力との和を
出力する。遅延器３２は遅延器３１出力を遅延器３１と
同じ時間量遅延して出力する。掛算器３４は遅延器３２
出力に係数−αを乗じて出力し、加算器３６は加算器３
５出力と掛算器３４出力との和を出力する。以上の構成
は３タツプトランスバーサルフイルタであり、センター
タップの係数が１でその両側のタップ係数が一αである
余弦等化特性をもつ波形等化器となっている。

第８図は第７図の波形等化器を用いたディジタル記録の
再生信号処理装置であり、第８図において、レベル制御
器３７はレベル検出器４１で出力−される振幅レベル信
号及び直流レベル信号が規定値になるように、再生信号
である入力信号から直流信号を減算し、かつ適当な利得
を乗じて出力する。アナログ−ディジタル変換器３８は
レベル制御器３７の出力を記録再生のチャンネルビット
レートの２倍或は等しい周波数でサンプリングし量子化
して出力する。波形等化器３９は前記第７図の構成であ
り、アナログ−ディジタル変換器３８からの出力を係数
αの値に応じて処理して出力する。レベル検出器４１は
波形等化出力における信号振幅及びその直流成分を検出
して前記振幅レベル信号及び直流レベル信号を出力する
。ディジタル−アナログ変換器４２はレベル検出器４１
出力をアナログ信号に変換して、前記レベル制御器３７
の制御信号として出力する。データ検出器４０は波形等
化出力からそのクロック成分を位相同期回路により再生
し、その再生クロック信号をもとにして再生データを識
別する。以上の一連の動作を実現する際には、各点での
信号レベルをどのように設計するかが重要である。

第９図の（ａ）は記録フォーマットの例であり、バリア
プルフリケンシーオシレータ（Ｖａｒｉａｂｌｅ　Ｆｒ
ｅｑｕｅｎｃｙ　ｏｓｃｉｌ　１　ａｔｏｒ、　　以下
、ＶＦＯとする）に始まるデータが記録再生される。一
般に記録再生特性は低域濾波特性であり、このＶＦＯ部
には変調方式で定まる最高周波数の単一信号が用いられ
るため、同図の（ｂ）で示す再生信号の包路線はＶＦＯ
部で小さく、データ部では少し大きなものとなる。波形
等化器３９はこのＶＦＯ部で代表される高周波数成分を
強調することにより、同図の（ｃ）で示すようにＶＦＯ
部とデータ部のレベル差を小さくする。この図ではこれ
に加えて、レベル検出器４１、ディジタル−アナログ変
換器４２及びレベル制御器３７の帰還動作によって、波
形等化器３９の出力信号の直流変動及び信号振幅も予め
定められた基準レベルになっている。今、アナログ−デ
ィジタル変換器３８によりサンプリングされた入力信号
をｘ　（ｎ）とすれば波形等化出力ｙ（’ｎ）は、以下
の第１式のようになる。

ｙ　（ｎ）　＝ｘ　（ｎ）−αｘ（ｎ−１）−αｘ（ｎ
＋１）　　”・第１式ここで、この波形等化器３９の周
波数特性は係数αの値により、変化させることが出来る
。第１式において、チャンネルビットレートで正規化し
た周波数をωとすると、この利得周波数特性｜Ｈ（ｊω
）１は、以下の第２式のようになる。

ｌ　Ｈ，（ｊ　ω）　ｌ　□　ｌ　１−２αｃｏｓ（ω
）　ｌ　−・・第２式この周波数特性例を第１０図に示
す。図に示すように、係数αが大きい程、高周波数帯域
の強調が太き（高い記録密度に対応したものとなる。

一方、第１１図は各種の変調方式の説明図であり、同図
（ａ）はデータをＮＲＺ変調で記録する場合を示してい
る。同図（ｂ）は（２，７）う７ンレングス制限符号を
ＮＲＺ変調（以下（２，７）ＮＲＺとする。）で記録再
生する場合、同図（Ｃ）は（２，７）ランレングス制限
符号をＮＲＺ■変調（以下、（２，７）ＮＲＺＩとする
。）で記録する場合、同図（ｄ）は（１，７）ランレン
グス制限符号をＮＲＺ変調（以下、（１，７）ＮＲＺと
する。）で記録する場合、同図（ｅ）は（１，７）ラン
レングス符号をＮＲＺＩ変調（以下、（１，７）ＮＲＺ
Ｉとする。）で記録再生する場合を示している。

以上の変調方式については、例えば、マグロウヒル社が
発行するデニス　ミー、エリツク　タニエル共著の「磁
気記録ハンドブック」に開示されている（Ｃ，Ｄ、Ｍｅ
ｅ、、Ｅ、Ｄ、Ｄａｎｉｅｌ、”Ｍａｇｎｅｔｉｃ　　
Ｒｅｃｏｒｄｉｎｇ　　Ｈａｎｄｂｏｏｋ、”ＭｃＧｒ
ａｗ　　Ｈｉｌｌ、１９８９）。

以上の変調方式のうち、光デイスク装置で注目されてい
るのが、（２，７）ＮＲＺ、（２，７）ＮＲＺＩ及び（
１，７）ＮＲＺＩによる記録再生である。前記信号レベ
ルの設計で基準となる周波数は各変調方式の最高記録周
波数であるが、これは前記正規化した周波数において、
（２，７）ＮＲＺで２π／３、（２，７）ＮＲＺＩでπ
／３、（１，７）ＮＲＺＩでπ／２となっている。

従って、第１０図の周波数特性では（１，７）ＮＲＺＩ
の最高記録周波数に対して係数αによる利得変動はない
が、（２，７）ＮＲＺ及び（２゜７）ＮＲＺＩの最高周
波数に対しては利得変動が生じてしまう。

発明が解決しようとする課題 第８図の構成では、波形等花器３９の出力点における信
号レベルが特定の値になるように動作するため、係数α
を変化させたときに波形等化器３９の利得変化により、
レベル制御器３７の出力における信号レベルが変化し、
このことがアナログ−ディジタル変換時の分解能に影響
を与える。具体的には、アナログ−ディジタル変換器の
分解能を見かけ上高く設計しなければならないという問
題点を有していた。

さらに、これを複数の変調方式に対応させた場合には各
変調方式間で基準となる信号周波数が異なり、対応がさ
らに複雑であるという問題点を有していた。

なお、第８図は一連の処理をディジタル信号処理で行っ
た例であるが、これをアナログ信号処理で行った場合に
も、同様に動作レベルの変化を見込む必要があった。

本発明は上記問題点に鑑み、基準周波数における波形等
化の利得を一定にすることにより、係数αの変化或は変
調方式を替えたことによる信号レベル変化が小さく安定
な動作を実現する波形等化装置を提供するものである。

課題を解決するための手段 請求項第１項の発明に係る波形等化装置は、正規化周波
数をωとし、掛算器の係数をαまたは一αとするとき、
周波数特性｜Ｈ（ｊω）１が１１−α−２αＣＯ３（ω
）１となるように、掛算器と加算器と減算器と遅延器と
を備えて回路構成したことを特徴とする 請求項第２項の発明に係る波形等化装置は、正規化周波
数をωとし、掛算器の係数をαまたは−αとするとき、
周波数特性｜Ｈ（ｊω）１が１１＋α−２αＣＯ３（ω
′）１となるように、掛算器と加算器と減算器と遅延器
とを備えて回路構成したこと特徴とする。

請求項第３項の発明に係る波形等化装置は、周波数特性
を変更できるように、所定の演算器からの出力に１、−
１、或いはＯを乗じて出力する手段を備えて回路構成し
たことを特徴としている。

作用 請求項第１項の発明の構成により、周波数特性はω＝２
π／３で一定の値をとり、例えば、（２゜７）ＮＲＺの
最大周波数に対して、係数αによる利得変動、が解消さ
れる。

請求項第２項の発明の構成により、周波数特性はω＝π
／３で一定の値をとり、例えば、（２゜７）ＮＲＺＩの
最大周波数に対して、係数αによる利得変動が解消され
る。

即ち、請求項第１項および第２項の構成では、特定の周
波数における伝達特性を常に一定のものとすることによ
り、入出力間の信号レベル変動をなくすこととなる。

請求項第３項の発明の構成により、周波数特性の変更が
可能であるから、変調方式を替える場合でも、これに即
座に対処することができる。

実施例１ 請求項第１項の発明に係る一実施例を第１図及び第２図
に基づいて説明すれば、以下の通りである。

第１図は波形等化装置の構成を示すブロック図である。

第２図は該波形等化装置における周波数特性図である。

波形等化装置は、入力信号に特定の係数を乗じて出力す
る掛算器１５と、前記入力信号と前記掛算器１５の出力
との差をとり出力する減算器１２と、減算器１２の出力
を特定の遅延時間だけ遅延して出力する遅延器１３と、
前記掛算器１５の出力を前記特定の遅延時間の２倍の時
間遅延して出力するように構成された遅延器１６・１７
と、前記掛算器１５の出力と遅延器１７を経た出力の和
を出力する加算器１８と、遅延器１３を経た出力と前記
加算器１８を経た出力との差を出力する減算器１４とを
備えている。

以上の構成において、掛算器１５は入力信号に係数αを
乗じて出力する。減算器１２は前記入力信号と掛算器１
５出力との差をとって出力する。

遅延器１３は従来例の遅延器３１と同一の遅延時間をも
つ遅延器であり、減算器１２出力を遅延して出力する第
１の遅延器である。遅延器１６及び遅延器１７は遅延器
１５と同一の遅延器であり、縦列接続されることにより
遅延器１３の２倍の遅延時間で掛算器１５出力を遅延し
て出力する。加算器１日は掛算器１５出力と遅延器１７
出力の和を出力する。減算器１４は遅延器１３出力と加
算器１８出力の差をとり出力する。

この構成による波形等化出力Ｙい、は、以下の第３式で
示される。

Ｙ（ｌｌｌ＝（Ｉ　　Ｕ）Ｘ＜ｎ＋　　ＣｒＸｔｎ−１
，Ｄ：Ｘ＜ｎ＋１）・・・第３式 そして、この場合の周波数特性｜Ｈ（ｊω）１は、以下
の第４式で示される。

ｌ　Ｈ（ｊ　ω）　ｌ　＝　ｌ　１−　ａ−２ａｃｏｓ
Ｃω）　ｌ　−第４式この周波数特性は第２図に示すよ
うに、ω＝２π／３で一定となり、（２，７）ＮＲＺの
最高周波数に対して、係数αによる利得変動がない。

即ち、本実施例によれば、減算器１２を設けることによ
り、従来例第７図におけるセンタータップ出力の係数を
等価的に操作して、特性の周波数における利得を一定に
することができる。加えてセンタータップにいたる遅延
経路とその両側の遅延経路とを分離することにより、掛
算器の個数を減らして構成を簡単にすることができる。

なお、上記の回路構成は、−例であり、これに限定され
るものではない。即ち、同じ波形等化出力が得られれば
よく、例えば、第１図の回路構成においては、減算器１
２を反転加算器とし、掛算器１５における係数を−αと
し、減算器１４において、遅延器１３側をマイナスに加
算器１８側をプラスとする回路を形成してもよい。

実施例２ 以下、請求項第２項の発明の一実施例について第３図お
よび第４図を参照しながら説明する。なお、上記の実施
例と同一の機能を有する部材には同一の符号を付記して
いる。

第３図は波形等化装置の構成示すブロック図であり、第
４図は該波形等化装置における周波数特性図である。

波形等化装置は、入力信号に特定の係数を乗じて出力す
る掛算器１５と、前記入力信号と前記掛算器１５の出力
との和をとり出力する加算器１９と、加算器１９の出力
を特定の遅延時間だけ遅延して出力する遅延器１３と、
掛算器１５の出力を前記特定の遅延時間の２倍の時間遅
延して出力する遅延器１６・１７と、掛算器１５の出力
と遅延器１７を経た出力の和を出力する加算器１８と、
前記遅延器１３の出力と加算器１８の出力との差を出力
する減算器１４とからなる。

即ち、第１図と異なるのは減算器１２に代えて加算器１
９を設けた点である。

係る構成において、第１図における減算器１２の代わり
に加算器１９を用いた点を除き、その動作は第１図のも
のと同一である。

この波形等化装置の波形等化出力Ｙい、は、以下の第５
式で示される。

Ｙ　（１１＞　””　（］　＋　（）：　）　Ｘ　ｉｎ
）　　（Ｘ　Ｘ　（１１−１１（Ｘ　Ｘ　（ｎ＋＋１・
・・第５式 そして、この場合の周波数特性｜Ｈ（ｊω）１は、以下
の第６式で示される。

ｌ　Ｈ（ｊ　ω）　ｌ　＝　１１＋α−２αｃｏｓ（ω
）　ｌ　−第６式この周波数特性は第４図に示すように
、ω＝π／３で一定となり、（２，７）ＮＲＺＩの最高
周波数に対して、係数αによる利得変動がない。

即ち、本実施例では、加算器１９を設けることにより、
センタータップの係数を係数αに応じて変化させ、特定
の周波数における利得を一定にすることができる。

なお、上記の回路構成は、−例であり、これに限定され
るものではない。即ち、同じ波形等化出力が得られれば
よく、例えば、第３図の回路構成においては、加算器１
９を減算器１２とし、掛算器１５における係数を−αと
し、減算器１４を加算器とする回路を形成してもよい。

実施例３ 請求項第３項の発明の一実施例を第５図および第６図に
基づいて説明する。なお、以上の実施例と同一の機能を
有する部材には同一の符号を付記している。

第５図は波形等化装置の構成を示すブロック図であり、
第６図は該波形等化装置における周波数特性図である。

波形等化装置は、入力信号に特定の係数を乗じて出力す
る掛算器１５と、掛算器１５の出力に１或は−１或は０
を乗じて出力する極性切替器２２と、前記入力信号と前
記極性切替器２２の出力との和をとり出力する加算器１
９と、加算器１９の出力を特定の遅延時間だけ遅延して
出力する遅延器１３と、掛算器１５の出力を前記特定の
遅延時間の２倍の時間遅延して出力する遅延器１６・１
７と、掛算器１５の出力と遅延器１７を経た出力の和を
出力する加算器１８と、前記の遅延器１３の出力と加算
器１８の出力の差を出力する減算器１４とを備えている
。

極性切替器２２は、３つの接点を有するスイッチ２０と
係数器２１とにより構成される。係数器２１は掛算器１
５出力の符号を反転して出力するものであり、スイッチ
２０は使用される変調方式に応じて替えられるものであ
る。

図では（２，７）ＮＲＺＩに対応する場合を示しており
、この場合の波形等化の動作は第３図と同一である。ま
た、スイッチ２０が係数器２１側に倒されたときには（
２，７）ＮＲＺの場合であり、第１図の実施例に対応す
る。さらにスイッチ２０がオープンの場合は（１，７）
ＮＲＺＩに対応することになる。

第６図は係数αが０．２５のときの各周波数特性を示し
たものであり、各変調方式の最高周波数における利得の
変化が解消される。即ち、図中ａの特性においては、周
波数２π／３で利得が１、ｂの特性においては、周波数
π／２で利得がＬ　ｃの特性においては、周波数π／３
で利得が１となり、利得の変化が解消される。

なお、以上の実施例はディジタル信号処理でこれを実現
するものとして説明したが、これをアナログ信号処理に
よって実現しても何等差し支えない。

発明の効果 以上のように本発明は係数αによりセンタータップ出力
の係数を変化させる経路を設けることにより、特定の周
波数における利得を一定にすることができる。また、こ
の経路をスイッチ等で変化させることにより、複数の変
調方式にも対応させることができる。

【図面の簡単な説明】

第１図および第２図は請求項第１項の発明の一実施例を
示すものであって、第１図は波形等化装置のブロック図
、第２図はその周波数特性図、第３図および第４図は請
求項第２項の発明の一実施例を示すものであって、第３
図は波形等化装置のブロック図、第４図はその周波数特
性図、第５図および第６図は請求項第３項の発明の一実
施例を示すものであって、第５図は波形等化装置のブロ
ック図、第６図はその周波数特性図、第７図ないし第１
１図は従来例を示すものであって、第７図は波形等化装
置のブロック図、第８図は波形等化装置を用いた再生信
号処理回路のブロック図、第９図は記録データ及びその
再生信号及びその波形等化出力を示す説明図、第１０図
は周波数特性図、第１１図（ａ）はＮＲＺ変調方式の説
明図、同図（ｂ）は（２，７）ＮＲＺ変調方式の説明図
、同図（ｃ）は（２，７）ＮＲＺＩ変調方式の説明図、
同図（ｄ）は（１，７）ＮＲＺ変調方式の説明図、同図
（ｅ）は（ｌ、７）ＮＲＺＩ変調方式の説明図である。 １２・１４・・・減算器、１３・１６・１７・・・遅延
器、１５・・・掛算器、１８・・・加算器、２０・・・
スイッチ、２１・・・係数器、２２・・・極性切替器。 代理人　　弁理士　　　中島　司朗 第１図 第２図 正邊他＠５表粒 第３図 第４図 正　月１イ己局５表粒 第５図 第６図 正麦髪しイピー＠；１１寥〔 ｉ　け

Claims (3)

【特許請求の範囲】
1. （１）正規化周波数をωとし、掛算器の係数をαまたは
   −αとするとき、周波数特性｜Ｈ（ｊω）｜が｜１−α
   −２αＣＯＳ（ω）｜となるように、掛算器と加算器と
   減算器と遅延器とを備えて回路構成したことを特徴とす
   る波形等化装置。
2. （２）正規化周波数をωとし、掛算器の係数をαまたは
   −αとするとき、周波数特性｜Ｈ（ｊω）｜が｜１＋α
   −２αＣＯＳ（ω）｜となるように、掛算器と加算器と
   減算器と遅延器とを備えて回路構成したことを特徴とす
   る波形等化装置。
3. （３）周波数特性を変更できるように、所定の演算器か
   らの出力に１、−１、或いは０を乗じて出力する手段を
   備えて回路構成したことを特徴とする波形等化装置。