JPH0419694A - Display control method - Google Patents

Display control method

Info

Publication number
JPH0419694A
JPH0419694A JP2123081A JP12308190A JPH0419694A JP H0419694 A JPH0419694 A JP H0419694A JP 2123081 A JP2123081 A JP 2123081A JP 12308190 A JP12308190 A JP 12308190A JP H0419694 A JPH0419694 A JP H0419694A
Authority
JP
Japan
Prior art keywords
image data
display
color
blink
video ram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2123081A
Other languages
Japanese (ja)
Inventor
Kazuto Nakayama
和人 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2123081A priority Critical patent/JPH0419694A/en
Publication of JPH0419694A publication Critical patent/JPH0419694A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To easily execute display control for obtaining required color image data by periodically masking image data at the time of reading out the image data from the 1st storage device and transferring them. CONSTITUTION:At the time of reading out image data from the 1st storage device 33 and transferring them to a bit map display 37, the 2nd storage device 34 is referred, and when the contents of the device 34 indicate blink display, the image data to be transferred are periodically masked to abort their transfer to the bit map display 38. Since only the specific image to be blinkingly displayed is periodically masked and the image data are changed, it is unnecessary for a processor 31 to execute complex processing relating to all images. In the case of color display, the contents of a color image data output means can be changed without changing the contents of the image data. Consequently, color change at the time of blink display can easily be executed.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ビットマツプディスプレイに表示される特定
の画像の表示制御を行なう表示制御方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a display control method for controlling the display of a specific image displayed on a bitmap display.

(従来の技術) 計算機システム等のデイスプレィには、表示画面上のビ
ット毎に表示制御を行なうことのできるビットマツプデ
ィスプレイが広く利用されている。
(Prior Art) Bitmap displays, which can control the display of each bit on a display screen, are widely used as displays for computer systems and the like.

このビットマツプディスプレイは、表示画面上の各ビッ
ト毎に画像データが用意され、この画像データをビット
マツプディスプレイに転送してその表示を行なう−。
In this bitmap display, image data is prepared for each bit on the display screen, and this image data is transferred to the bitmap display for display.

ビットマツプディスプレイの表示制御は、表示制御装置
により行なわれる。この表示制御装置による表示制御方
法は、主に2値表示を行なうものと、カラー表示を行な
うものの2種類の構成がある。
Display control of the bitmap display is performed by a display control device. There are two main types of display control methods using this display control device: one for binary display and one for color display.

第2図に、従来の2値の表示制御装置のブロック図を示
す。
FIG. 2 shows a block diagram of a conventional binary display control device.

図において、表示制御装置1を制御するプロセッサ2に
は、画像データを格納するビデオRAM3が接続されて
いる。ビデオRAM3には表示制御部4を介してビット
マツプディスプレイ(CRT)5が接続されている。
In the figure, a processor 2 that controls a display control device 1 is connected to a video RAM 3 that stores image data. A bitmap display (CRT) 5 is connected to the video RAM 3 via a display control section 4.

プロセッサ2は、ビデオRAMB内の画像データの書換
え制御等を行なうものである。ビデオRAM3は、CR
T5の表示画面6上の各ビット(ドツト)に対応する画
像データ7を格納するRAM等からなるものである。表
示制御部4はビデオRAM3に格納された画像データに
基づいてCRT5の表示制御、即ち画像データの転送を
行なうものである。CRT5は、表示画面6上の各ドツ
ト毎に2値表示がなされる表示表示装置である。
The processor 2 controls the rewriting of image data in the video RAMB. Video RAM3 is CR
It consists of a RAM etc. that stores image data 7 corresponding to each bit (dot) on the display screen 6 of the T5. The display control section 4 controls the display of the CRT 5 based on the image data stored in the video RAM 3, that is, transfers the image data. The CRT 5 is a display device that displays a binary value for each dot on the display screen 6.

以上の構成の表示制御装置1は、プロセッサ2の制御に
よりビデオRAM3に画像データ7が格納されると、表
示制御部4は、所定の周期でビデオRAM3から画像デ
ータを読出しCRT5の表示画面6の表示を行なう。表
示画面6上では、画像データ7が“1”の場合に、この
画像データに該当する位置のドツトの表示がなされる。
In the display control device 1 having the above configuration, when the image data 7 is stored in the video RAM 3 under the control of the processor 2, the display control unit 4 reads out the image data from the video RAM 3 at a predetermined cycle and displays the display screen 6 of the CRT 5. Perform display. On the display screen 6, when the image data 7 is "1", a dot is displayed at a position corresponding to this image data.

次に、第3図を用いてカラーの表示を行なう場合につい
て説明する。
Next, the case of color display will be explained using FIG.

第3図は、従来のカラーの表示制御装置のブロック図で
ある。
FIG. 3 is a block diagram of a conventional color display control device.

図に示すように、画像データの格納を行なうビデオRA
MIII〜11nがカラー画像データ出力手段(カラー
パレット)12に接続されている。カラーパレット12
には表示制御部13を介してビットマツプディスプレイ
(CRT)14が接続されている。
As shown in the figure, video RA stores image data.
MIII to 11n are connected to color image data output means (color palette) 12. color palette 12
A bitmap display (CRT) 14 is connected to the display controller 13 via a display control section 13 .

ビデオRAMIII〜11nは、1つの画像データがn
ビットから構成される場合に、第1ビツトをビデオRA
MII、に、第2ビツトをビデオRAMl1.に、そし
て第nビットをビデオRAMl1.、に格納するための
ものである。
Video RAM III to 11n has one image data n
If the video is composed of bits, the first bit is the video RA
MII, the second bit is stored in the video RAM l1. and the n-th bit is stored in the video RAM l1. , is for storing in .

カラーパレット12は、nビットの画像データに対応す
るカラー画像データ(R(赤色)信号、G(緑色)信号
、B(青色)信号)を出力するもので、画像データとカ
ラー画像データとを対応付けるテーブルからなるもので
ある。表示制御部13はカラーパレット12から出力さ
れるカラー画像信号に基づいてCRTl 4の表示制御
、即ちカラー画像データの転送を行なうものである。
The color palette 12 outputs color image data (R (red) signal, G (green) signal, B (blue) signal) corresponding to n-bit image data, and associates the image data with the color image data. It consists of a table. The display control unit 13 controls the display of the CRT 1 4 based on the color image signal output from the color palette 12, that is, transfers color image data.

CRTl4は、表示画面15上の各ドツト毎にカラー表
示がなされる表示装置である。
The CRT14 is a display device in which each dot on the display screen 15 is displayed in color.

(発明が解決しようとする課題) さて、第2図において説明した従来の2値の表示制御装
置における表示制御方法において、表示画面6上の特定
の画像、例えばカーソルを所定の周期で点滅表示させる
、いわゆるブリンク表示を行なう場合がある。この場合
ビデオRAM5上の特定の画像に対応する特定の画像デ
ータを所定の周期で“0”と“1”の交互に書換える必
要がある。この書換えは、プロセッサ2が所定の周期て
直接行わなければならない。このため、ビデオRAM3
の書換え制御を実行するプロセッサ2の負担が大きくな
っ゛てしまうといった問題が生じていた。さらには、頻
繁にビデオRAM3の書換えを実行しなければならない
ため、プロセッサ2の他の処理が中断してしまい処理効
率の低下を招くといった問題も生じていた。
(Problem to be Solved by the Invention) Now, in the display control method in the conventional binary display control device explained in FIG. , a so-called blink display may be performed. In this case, it is necessary to rewrite specific image data corresponding to a specific image on the video RAM 5 alternately to "0" and "1" at a predetermined cycle. This rewriting must be directly performed by the processor 2 at predetermined intervals. Therefore, video RAM3
A problem has arisen in that the burden on the processor 2 that executes the rewriting control increases. Furthermore, since the video RAM 3 must be rewritten frequently, other processing by the processor 2 is interrupted, resulting in a decrease in processing efficiency.

同様に、第3図において説明した従来のカラーの表示制
御装置における表示制御方法においても、やはり書換え
制御を行なうプロセッサ等の負担が大きくなるといった
問題が生じていた。また、特定の画像のブリンク表示以
外に、周期的に変色表示させようとした場合、変色させ
る都度所望のカラー画像データを得るための画像データ
の算出等を行なわなければならないといった問題が生じ
ていた。
Similarly, the display control method for the conventional color display control device described in FIG. 3 also has the problem of increasing the burden on the processor, etc. that performs rewriting control. Additionally, when attempting to display a specific image that changes color periodically in addition to blinking, a problem arises in that image data must be calculated to obtain the desired color image data each time the image changes color. .

本発明は以上の点に着目してなされたもので、プロセッ
サの負担を軽くし、容易に特定の画像の表示制御を行な
うことのできる表示制御方法を提供することを目的とす
るものである。
The present invention has been made in view of the above points, and it is an object of the present invention to provide a display control method that can lighten the burden on a processor and easily control the display of a specific image.

(課題を解決するための手段) 本発明の表示制御方法は、ドツト単位の表示がなされる
ビットマツプディスプレイと、前記ビットマツプディス
プレイに表示される複数の個々のドツトに対応する複数
の画像データを格納する第1の記憶装置と、前記ビット
マツプディスプレイに表示される特定の画像を点滅表示
する場合、当該画像を特定する第2の記憶装置とを用意
し、前記第1の記憶装置から前記画像データを読出して
前記ビットマツプディスプレイに転送する場合に、前記
第2の記憶装置を参照して前記特定の画像に対応する前
記画像データを周期的にマスクするものである。
(Means for Solving the Problems) A display control method of the present invention includes a bitmap display that displays dots, and a plurality of image data corresponding to a plurality of individual dots displayed on the bitmap display. A first storage device for storing a specific image displayed on the bitmap display, and a second storage device for specifying the image when displaying it blinking, and a second storage device for specifying the image from the first storage device are prepared. When data is read out and transferred to the bitmap display, the image data corresponding to the specific image is periodically masked by referring to the second storage device.

また、ドツト単位のカラー表示がなされるビットマツプ
ディスプレイと、前記ビットマツプディスプレイに表示
される複数の個々のドツトに対応する複数の画像データ
を格納する複数の記憶装置と、前記画像データにより参
照され、当該画像データに対応するカラー画像データを
出力するカラー画像データ出力手段を用意し、前記ビッ
トマツプディスプレイに表示される特定の画像を変色表
示する場合、当該画像を前記何れかの記憶装置を用いて
特定し、前記画像データにより参照され、当該画像デー
タに対応するカラー画像データを出力するカラー画像デ
ータ出力手段を用意し、前記各記憶装置から前記画像デ
ータに対応する前記カラー画像データを転送する場合に
、前記何れかの記憶装置を参照して前記特定の画像に対
応する前記カラー画像データを変換するものである。
It also includes a bitmap display that displays dot-by-dot color display, a plurality of storage devices that store a plurality of image data corresponding to a plurality of individual dots displayed on the bitmap display, and a plurality of storage devices that are referenced by the image data. , a color image data output means for outputting color image data corresponding to the image data is prepared, and when a specific image displayed on the bitmap display is to be displayed in a changed color, the image is stored in any of the storage devices mentioned above. color image data output means for outputting color image data that is referenced by the image data and corresponds to the image data, and transfers the color image data that corresponds to the image data from each of the storage devices; In this case, the color image data corresponding to the specific image is converted by referring to any of the storage devices.

(作用) この方法は、まず画像データを格納する第1の記憶装置
とは別に点滅表示を行なわせる特定の画像を設定する第
2の記憶装置を用意する。そして、第1の記憶装置から
画像データを読出してビットマツプディスプレイに転送
する場合、第2の記憶装置を参照し、第2の記憶装置の
内容が点滅表示を指示していた場合、転送すべき画像デ
ータを周期的にマスクしてビットマツプディスプレイへ
の転送を中止する。これによりビットマツプディスプレ
イには周期的に画像データの転送が途絶え、点滅表示が
なされる。
(Operation) In this method, first, a second storage device is prepared in which a specific image to be flashed is set, separate from a first storage device that stores image data. When reading image data from the first storage device and transferring it to the bitmap display, the second storage device is referred to, and if the contents of the second storage device indicate a blinking display, the image data should be transferred. Periodically masks the image data and stops transferring it to the bitmap display. As a result, the transfer of image data is periodically interrupted on the bitmap display, causing a blinking display.

次に複数の記憶装置を用いてカラー画像データの格納を
行なう場合、これらの記憶装置の内の1つを、表色表示
を行なわせる特定の画像の設定に使用する。そして、カ
ラー画像データ出力手段を用いてカラー画像データの変
換を行なう場合、特定の画像の設定に使用された記憶装
置を参照して実行する。これにより、変換結果がカラー
画像データのみに基づく場合と、特定の画像の設定に使
用された記憶装置の内容にも基づく場合の2つの場合が
得られ、それぞれ異なる色をビットマツプディスプレイ
上に表示することができる。
Next, when storing color image data using a plurality of storage devices, one of these storage devices is used to set a specific image to be displayed in color. When color image data is converted using the color image data output means, the conversion is performed by referring to the storage device used for setting a specific image. This results in two cases in which the conversion result is based only on the color image data, and it is also based on the contents of the storage device used to set up a particular image, each displaying a different color on the bitmap display. can do.

(実施例) 第1図に、本発明に係る第1の実施例のブロック図を示
す。
(Embodiment) FIG. 1 shows a block diagram of a first embodiment according to the present invention.

図は、2値の表示制御装置のブロック図で、プロセッサ
31には、ビデオRAM選択部32が接続されている。
The figure is a block diagram of a binary display control device, in which a video RAM selection section 32 is connected to a processor 31.

ビデオRAM選択部32には第1及び第2の記憶装置、
即ち、画面表示用ビデオRAM33とブリンク設定用ビ
デオRAM34が接続されている。画面表示ビデオRA
M33及びブリンク設定用ビデオRAM34は、ブリン
ク制御部35に接続されている。ブリンク制御部36に
は、表示制御部37が、表示制御部37にはビットマツ
プディスプレイ38が接続されている。
The video RAM selection unit 32 includes first and second storage devices,
That is, the screen display video RAM 33 and the blink setting video RAM 34 are connected. Screen display video RA
The M33 and the blink setting video RAM 34 are connected to the blink control section 35. A display control section 37 is connected to the blink control section 36, and a bitmap display 38 is connected to the display control section 37.

プロセッサ31は、各ビデオRAMへの書込み制御や、
特定の画像のブリンク制御等を行なうものである。ビデ
オRAM選択部32は、プロセッサ31が書込みを行な
うビデオRAMを選択する選択回路である。画面表示用
ビデオRAM33は、2値の画像データを格納するもの
である。ブリンク設定用ビデオRAM34は、ブリンク
を実行する特定の画像を設定するものである。ブリンク
制御部35は、ブリンク設定用ビデオRAM34の内容
を参照して、画面表示ビデオRAM33に格納された画
像データを表示制御部36に転送するか否かを判断する
ものである0表示制御部36は、ブリンク制御部35か
ら出力される画像データを受入れ、CRT37に表示す
る制御を行なうものである。CRT37は、ドツト毎に
表示がなされる表示装置である。
The processor 31 controls writing to each video RAM,
It performs blink control of a specific image. The video RAM selection unit 32 is a selection circuit that selects the video RAM to which the processor 31 writes. The screen display video RAM 33 stores binary image data. The blink setting video RAM 34 is used to set a specific image to be blinked. The blink control unit 35 refers to the contents of the blink setting video RAM 34 and determines whether or not to transfer the image data stored in the screen display video RAM 33 to the display control unit 36. accepts image data output from the blink control section 35 and controls display on the CRT 37. The CRT 37 is a display device that displays images dot by dot.

ここでブリンク制御部35の詳細な説明を第4図を参照
しながら行なう。
Here, a detailed explanation of the blink control section 35 will be given with reference to FIG.

第4図は、第1の実施例に係るブリンク制御部35の回
路図である。
FIG. 4 is a circuit diagram of the blink control section 35 according to the first embodiment.

図に示すようにブリンク制御部35は、クロック発生器
41、フリップフロップ42、アンドゲート43,44
、エクスクル−シブオア45から構成されている。
As shown in the figure, the blink control section 35 includes a clock generator 41, a flip-flop 42, and gates 43 and 44.
, exclusive OR 45.

クロック発生器41の出力Aは、アンドゲート43の一
方の入力に接続されている。アンドゲート43の他方の
入力には、フリップフロップ42の出力Bが接続されて
いる。アンドゲート43の出力Cは、アンドゲート44
の一方の入力に接続されている。アンドゲート44の他
方の入力には、ブリンク設定用ビデオRAM34の出力
りが接続されている。アンドゲート44の出力Eはエク
スクル−シブオア45の一方の入力に接続されている。
Output A of clock generator 41 is connected to one input of AND gate 43 . The other input of the AND gate 43 is connected to the output B of the flip-flop 42 . The output C of the AND gate 43 is
is connected to one input of the The other input of the AND gate 44 is connected to the output of the video RAM 34 for blink setting. The output E of the AND gate 44 is connected to one input of the exclusive OR 45.

エクスクル−シブオア45の他方の入力には、画面表示
用ビデオRAM33が接続されている。なお、フリップ
フロップ42の入力には、プロセッサ31の出力するブ
リンク選択信号、即ちブリンクを実行する場合に有効(
ハイレベル)に設定される信号が入力されている。
A screen display video RAM 33 is connected to the other input of the exclusive OR 45. Note that the input of the flip-flop 42 has a blink selection signal output from the processor 31, that is, a valid (
A signal that is set to high level) is input.

ここで第5図を参照しながら、第1図に示した表示制御
装置におけるブリンク表示の表示制御方法を説明する。
Here, with reference to FIG. 5, a display control method for blinking in the display control device shown in FIG. 1 will be described.

第5図は、第1の実施例に係るタイムチャートである。FIG. 5 is a time chart according to the first embodiment.

まず、プロセッサ31は、ビデオRAM選択部32に画
面表示用ビデオRAM33を選択させて、画像データの
書込みを実行し、次にブリンク設定用ビデオRAM34
を選択させて、特定の画像に対応する領域にブリンクの
設定、例えばブリンク設定用ビデオRAM34の全体が
通常“O”の場合には7内容“1”を書込む。さらに、
ブリンク選択信号を有効状態に設定しておく。
First, the processor 31 causes the video RAM selection section 32 to select the video RAM 33 for screen display, executes writing of image data, and then writes the video RAM 33 for blink setting.
is selected, and the blink setting is performed in the area corresponding to the specific image. For example, when the entire blink setting video RAM 34 is normally "O", 7 content "1" is written. moreover,
The blink selection signal is set to a valid state.

この状態で、クロック発生器41は、所定の周期(IH
z)のクロックを発生しているものとしく第5図(A)
)、さらにフリップフロップ42の出力がブリンク選択
信号に対応してハイレベルに設定されているものとする
(第5図(B))。
In this state, the clock generator 41 operates at a predetermined period (IH
Figure 5 (A) assumes that the clock of z) is generated.
), and further assume that the output of the flip-flop 42 is set to a high level in response to the blink selection signal (FIG. 5(B)).

従って、アンドゲート43からはクロック発生器41の
出力に対応したパルスが出力される(第5図(C)) 
アンドゲート44の他方の入力には、ブリンク設定用ビ
デオRAM34の内容が入力し、この入力はブリンクの
設定がなされた領域の場合、ハイレベルになる(第5図
(D))。アンドゲート4の出力は、アンドゲート43
の出力がハイレベルの場合に、ブリンク設定用ビデオR
AM34の内容が出力され、エクスクル−シブオア45
に入力する。エスククルーシブオア45の出力は、ブリ
ンク設定用ビデオRAM34の内容が“1”の場合に、
アンドゲート44の出力が反転された信号が出力される
(第5図(G))。
Therefore, the AND gate 43 outputs a pulse corresponding to the output of the clock generator 41 (FIG. 5(C)).
The contents of the video RAM 34 for blink setting are input to the other input of the AND gate 44, and this input becomes high level in the case of an area where a blink setting has been made (FIG. 5(D)). The output of AND gate 4 is AND gate 43
When the output is high level, the blink setting video R
The contents of AM34 are output, exclusive OR45
Enter. The output of the exclusive OR 45 is, when the content of the video RAM 34 for blink setting is "1",
A signal obtained by inverting the output of the AND gate 44 is output (FIG. 5(G)).

このエクスクル−シブオア45の出力は、表示制御部3
6に入力することになる。
The output of this exclusive OR 45 is
6 will be entered.

このエクスクル−シブオア45の出力信号により、特定
の画像はブリンク表示される。即ち、通常に表示される
場合と、反転表示(例えば白抜き表示)される状態が交
互になされる。
A specific image is displayed in a blinking manner by the output signal of the exclusive OR 45. That is, a normal display and an inverted display (for example, a white outline display) are alternately performed.

第6図に、第1の実施例に係るブリンク制御部35の変
形例を示す。
FIG. 6 shows a modification of the blink control section 35 according to the first embodiment.

図示に示したブリンク制御部35は、先に第4図におい
て説明したものと比べるとエクスクルーシブオア45の
代わりにインバータ46とアンドゲート47が設けられ
ている。これにより、第5図(H)に示すようにブリン
ク設定用ビデオRAM34の内容がパイレベルの時、画
面表示用ビデオRAM33の内容を完全にマスクしてし
まう。
The illustrated blink control section 35 is provided with an inverter 46 and an AND gate 47 instead of the exclusive OR 45, compared to the one previously explained in FIG. As a result, as shown in FIG. 5(H), when the contents of the blink setting video RAM 34 are at pie level, the contents of the screen display video RAM 33 are completely masked.

このアンドゲート47の出力信号により、特定の画像は
ブリンク表示される。即ち、通常に表示される場合と、
消滅する状態が交互になされる。
The output signal of the AND gate 47 causes a specific image to be displayed in a blinking manner. In other words, when it is displayed normally,
The states of disappearance are alternated.

次に、第7図を用いて、本発明に係る第2の実施例の説
明を行なう。
Next, a second embodiment of the present invention will be explained using FIG.

第7図は、本発明に係る第2の実施例のブロック図であ
る。
FIG. 7 is a block diagram of a second embodiment of the present invention.

図は、カラーの表示制御装置のブロック図で、プロセッ
サ50と、ビデオRA M 511からビデオRAM5
1.、と、ブリンク制御部52と、カラー画像データ出
力手段(カラーパレット)53と、表示制御部54と、
ビットマツプディスプレイ(CRT)55から構成され
ている。ビデオRAM51、〜51.は、カラーパレッ
ト53に接続され、ビデオRAM51.はブリンク制御
部52を介してカラーパレット53に接続されている。
The figure is a block diagram of a color display control device, which includes a processor 50, video RAM 511 to video RAM 5.
1. , a blink control section 52, a color image data output means (color palette) 53, a display control section 54,
It consists of a bitmap display (CRT) 55. Video RAM51, ~51. are connected to the color palette 53, and the video RAM 51. is connected to the color palette 53 via the blink control section 52.

カラーパレット53は、表示制御部54にに接続され、
表示制御部54は、CRT55に接続されている。
The color palette 53 is connected to the display control unit 54,
The display control section 54 is connected to the CRT 55.

ビデオRAM511〜51n、カラーパレット53、表
示制御部54、CRT55は、先に第3図において説明
した従来のものと同様である。
The video RAMs 511 to 51n, the color palette 53, the display control section 54, and the CRT 55 are the same as the conventional ones described above in FIG.

よって重複する説明は省略する。Therefore, duplicate explanations will be omitted.

プロセッサ50は、ビデオRA M 511〜51nの
内容変更制御及びブリンク制御部52の動作制御を行な
うものである。ビデオRAM51、は、プロセッサ50
の制御により、画像データのの格納に利用される場合と
、ブリンク表示(変色表示)すべき画像の特定を行なう
場合に利用する場合の2種類に利用されるものである。
The processor 50 controls the content changes of the video RAMs 511 to 51n and controls the operation of the blink control section 52. The video RAM 51 is the processor 50
It is used in two ways: when it is used for storing image data, and when it is used for specifying an image to be displayed in a blinking manner (color-changing display).

ブリンク制御部52は、ビデオRAM51.の内容を適
宜カラーパレット53に出力するゲート回路である。
The blink control unit 52 controls the video RAM 51. This is a gate circuit that outputs the contents of the image to the color palette 53 as appropriate.

第8図に、第2の実施例に係るブリンク制御部52の回
路図を示す。
FIG. 8 shows a circuit diagram of the blink control section 52 according to the second embodiment.

図に示すように、ブリンク制御部52は、クロック発生
器60、アンドゲート61,65、フリップフロップ6
2.64オアゲート63から構成されている。
As shown in the figure, the blink control section 52 includes a clock generator 60, AND gates 61 and 65, and a flip-flop 6.
It is composed of 2.64 OR gates 63.

クロック発生器60の出力はアンドゲート61の一方の
入力に、アンドゲート61の他方の入力にはフリップフ
ロップ62の出力が接続されている。アンドゲート61
の出力は、オアゲート63の一方の入力に、オアゲート
63の他方の入力にはフリップフロップ64の出力が接
続されている。オアゲート63の出力はアンドケート6
5の一方の入力に接続され、アンドゲート65の他方の
入力にはビデオRAM51r、の出力が接続されている
。アンドゲート65の出力はカラーパレット53に入力
されている。フリップフロップ62の入力はプロセッサ
50の出力するブリンク選択信号が入力されている。こ
のブリンク選択信号は、ブリンクを実行するか否かの選
択を行なう信号で、有効状態の場合、即ちハイレベルの
場合にブリンク表示を行なう旨を示す。フリップフロッ
プ64の入力には、プロセッサ50の出力するブリンク
切替え信号が入力している。このブリンク切替え信号は
、ビデオRAM5111をブリンク表示する特定の画像
を設定するために利用し7ているか否かを示す信号で、
有効状態の場合、即ちロウレベルの場合に特定の画像を
設定するために利用している旨を示す。
The output of the clock generator 60 is connected to one input of an AND gate 61, and the other input of the AND gate 61 is connected to the output of a flip-flop 62. and gate 61
The output of is connected to one input of an OR gate 63, and the output of a flip-flop 64 is connected to the other input of the OR gate 63. The output of or gate 63 is AND gate 6
The output of the video RAM 51r is connected to the other input of the AND gate 65. The output of the AND gate 65 is input to the color palette 53. A blink selection signal output from the processor 50 is input to the input of the flip-flop 62. This blink selection signal is a signal for selecting whether or not to perform blinking, and indicates that a blinking display will be performed when it is in a valid state, that is, when it is at a high level. A blink switching signal output from the processor 50 is input to the input of the flip-flop 64 . This blink switching signal is a signal indicating whether or not the video RAM 5111 is being used to set a specific image to be displayed in a blinking manner.
When it is in a valid state, that is, when it is at a low level, it indicates that it is used to set a specific image.

ここで第9図を参照しながら、第7図に示した表示制御
装置におけるブリンク表示の表示制御方法を説明する。
Here, with reference to FIG. 9, a display control method for blinking in the display control device shown in FIG. 7 will be described.

第9図は、第2の実施例に係るタイムチャートである。FIG. 9 is a time chart according to the second embodiment.

まず、プロセッサ50は、ビデオRAM51 。First, the processor 50 has a video RAM 51.

〜51+への画像データの書込みを実行し、さらにビデ
オRAM51.の特定の画像に対応する領域にブリンク
の設定、例えば内容“1°°を書込む。さらに、ブリン
ク切替え信号及びブリンク選択信号を有効状態に設定す
る。
The image data is written to the video RAM 51. The blink setting, for example, content "1°" is written in the area corresponding to the specific image of .Furthermore, the blink switching signal and the blink selection signal are set to the valid state.

この状態で、クロック発生器60は、所定の周期(IH
z)のクロックを発生しているものとしく第9図(A)
)、さらにフリップフロップ62の出力がブリンク選択
信号に対応してハイレベルに設定されているものとする
(第9図(B))。
In this state, the clock generator 60 operates at a predetermined period (IH
Figure 9 (A)
), and further assume that the output of the flip-flop 62 is set to a high level in response to the blink selection signal (FIG. 9(B)).

従って、アンドゲート61からはクロック発生器60の
出力に対応したパルスが出力される(第9図(C))。
Therefore, the AND gate 61 outputs a pulse corresponding to the output of the clock generator 60 (FIG. 9(C)).

また、フリップフロップ64の出力がブリンク切替え信
号に対応して、ロウレベルに設定されているものとする
(第9図(D))。オアゲート63の出力は、フリップ
フロップ64の出力がロウレベルの場合にアンドゲート
61の出力に対応した波形が出力される(第9図(E)
)。一方、ビデオRAM51.からは所定の周期で各ビ
ットの情報が出力される(第9図(F))。そしてアン
ドゲート65においては、オアゲート63の出力がハイ
レベルの場合のみビデオRAM51nからの入力を出力
する。従って、カラーパレット53には、クロック発生
器60の周期に応じて、nビットと(n−1)ビットの
2種の画像データが入力することになり、CRT55に
表示される画像が周期的に変色することになる。
It is also assumed that the output of the flip-flop 64 is set to a low level in response to the blink switching signal (FIG. 9(D)). The output of the OR gate 63 has a waveform corresponding to the output of the AND gate 61 when the output of the flip-flop 64 is at a low level (FIG. 9(E)).
). On the other hand, the video RAM 51. The information of each bit is outputted at a predetermined period (FIG. 9(F)). The AND gate 65 outputs the input from the video RAM 51n only when the output of the OR gate 63 is at a high level. Therefore, two types of image data, n bits and (n-1) bits, are input to the color palette 53 according to the cycle of the clock generator 60, and the image displayed on the CRT 55 is periodically It will change color.

以上説明のように、周期的に画像データのビット数を変
更させて、特定の画像のブリンク表示、即ち変色表示を
実行することができる。
As described above, by periodically changing the number of bits of image data, it is possible to perform blinking display, that is, color-changing display of a specific image.

なお、ブリンク表示時の色を変更したい場合にはカラー
画像データ出力手段53の内容を変更することにより、
如何なる色も設定することができる (発明の効果) 以上の説明の表示制御方法によると、ブリンク表示させ
たい特定の画像のみについて周期的にマスク及び画像デ
ータの変更を行なうため、プロセッサが全ての画像に関
する煩雑な処理を行なう必要がない。また、カラーの表
示を行なう場合、画像データの内容を変更することなく
、カラー画像データ出力手段の内容を変更することによ
り、容易にブリンク表示時の色を変更(変色表示)する
ことができる。
Note that if you want to change the color during blink display, by changing the contents of the color image data output means 53,
Any color can be set (effects of the invention) According to the display control method described above, the processor periodically changes the mask and image data only for a specific image that is desired to be displayed in a blinking manner. There is no need to perform complicated processing related to this. Furthermore, when displaying in color, the color at the time of blinking display can be easily changed (changed color display) by changing the content of the color image data output means without changing the content of the image data.

【図面の簡単な説明】 第1図は本発明に係る第1の実施例のプロ、ツク図、第
2図は従来の2値の表示制御装置のブロック図、第3図
は従来のカラーの表示制御装置のブロック図、第4図は
第1の実施例に係るブリンク制御部の回路図、第5図は
第1の実施例に係るタイムチャート、第6図は第1の実
施例に係るブリンク制御部の変形例、第7図は本発明に
係る第2の実施例のブロック図、第8図は第2の実施例
に係るブリンク制御部の回路図、第9図は第2の実施例
に係るタイムチャートである。 31・・・プロセッサ、32・・・ビデオRAM選択部
、33・・・第1の記憶装置 (画面表示用ビデオRAM)、 34・・・第2の記憶装置 (ブリンク設定用ビデオRAM)、 35・・・ブリンク制御部、36・・・表示制御部、3
7・・・ビットマツプディスプレイ(CRT)、50・
・・プロセッサ、 51、〜51n・・・ビデオRAM。 52・・・ブリンク制御部、 53・・・カラー画像データ出力手段、54・・・表示
制御部、
[Brief Description of the Drawings] Fig. 1 is a block diagram of a first embodiment of the present invention, Fig. 2 is a block diagram of a conventional binary display control device, and Fig. 3 is a block diagram of a conventional color display control device. A block diagram of the display control device, FIG. 4 is a circuit diagram of a blink control unit according to the first embodiment, FIG. 5 is a time chart according to the first embodiment, and FIG. 6 is a diagram according to the first embodiment. Modifications of the blink control section, FIG. 7 is a block diagram of the second embodiment according to the present invention, FIG. 8 is a circuit diagram of the blink control section according to the second embodiment, and FIG. 9 is a second embodiment. It is a time chart concerning an example. 31... Processor, 32... Video RAM selection unit, 33... First storage device (video RAM for screen display), 34... Second storage device (video RAM for blink setting), 35 ... Blink control section, 36... Display control section, 3
7...Bit map display (CRT), 50...
...Processor, 51, ~51n...Video RAM. 52... Blink control unit, 53... Color image data output means, 54... Display control unit,

Claims (1)

【特許請求の範囲】 1、ドット単位の表示がなされるビットマップディスプ
レイと、 前記ビットマップディスプレイに表示される複数の個々
のドットに対応する複数の画像データを格納する第1の
記憶装置と、 前記ビットマップディスプレイに表示される特定の画像
を点滅表示する場合、当該画像を特定する第2の記憶装
置とを用意し、 前記第1の記憶装置から前記画像データを読出して前記
ビットマップディスプレイに転送する場合に、 前記第2の記憶装置を参照して前記特定の画像に対応す
る前記画像データを周期的にマスクすることを特徴とす
る表示制御方法。 2、ドット単位のカラー表示がなされるビットマップデ
ィスプレイと、 前記ビットマップディスプレイに表示される複数の個々
のドットに対応する複数の画像データを格納する複数の
記憶装置と、 前記画像データにより参照され、当該画像データに対応
するカラー画像データを出力するカラー画像データ出力
手段を用意し、 前記ビットマップディスプレイに表示される特定の画像
を変色表示する場合、当該画像を前記何れかの記憶装置
を用いて特定し、 前記画像データにより参照され、当該画像データに対応
するカラー画像データを出力するカラー画像データ出力
手段を用意し、 前記各記憶装置から前記画像データに対応する前記カラ
ー画像データを転送する場合に、 前記何れかの記憶装置を参照して前記特定の画像に対応
する前記画像データを変換することを特徴とする表示制
御方法。
[Scope of Claims] 1. A bitmap display that displays dot units; a first storage device that stores a plurality of image data corresponding to a plurality of individual dots displayed on the bitmap display; When displaying a specific image displayed on the bitmap display in blinking mode, a second storage device for specifying the image is prepared, and the image data is read from the first storage device and displayed on the bitmap display. A display control method characterized in that, when transferring, the image data corresponding to the specific image is periodically masked by referring to the second storage device. 2. A bitmap display that displays color in units of dots, a plurality of storage devices that store a plurality of image data corresponding to a plurality of individual dots displayed on the bitmap display, and a plurality of storage devices that are referenced by the image data. , a color image data output means for outputting color image data corresponding to the image data is prepared, and when displaying a specific image displayed on the bitmap display in a changed color, the image is stored in any of the storage devices mentioned above. and providing color image data output means for outputting color image data referenced by the image data and corresponding to the image data, and transferring the color image data corresponding to the image data from each of the storage devices. A display control method comprising: converting the image data corresponding to the specific image by referring to any of the storage devices.
JP2123081A 1990-05-15 1990-05-15 Display control method Pending JPH0419694A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2123081A JPH0419694A (en) 1990-05-15 1990-05-15 Display control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2123081A JPH0419694A (en) 1990-05-15 1990-05-15 Display control method

Publications (1)

Publication Number Publication Date
JPH0419694A true JPH0419694A (en) 1992-01-23

Family

ID=14851727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2123081A Pending JPH0419694A (en) 1990-05-15 1990-05-15 Display control method

Country Status (1)

Country Link
JP (1) JPH0419694A (en)

Similar Documents

Publication Publication Date Title
JPS6334593A (en) Multi-contrast display
JPH0836371A (en) Display controller
JPS6156397A (en) Color liquid crystal display unit
JPH0419694A (en) Display control method
JPH0222958B2 (en)
JPS6292070A (en) Image data storage method
JPH02235140A (en) Density conversion system at the time of displaying image data
JPH0470796A (en) Image display device
JPS604988A (en) Image display
JPH0367294A (en) Display controller
JPH043346Y2 (en)
JP2737154B2 (en) Image enlargement display circuit
JPH0230515B2 (en)
JPH0230516B2 (en)
JPH0695272B2 (en) Image display device
JPH01283593A (en) Access system for display memory
JPH05100651A (en) Picture display device
JPS60209786A (en) Color display unit
JPS6175384A (en) Display unit
JPH05173755A (en) Image output device
JPH03105386A (en) Display controller
JPH0375694A (en) Image coloring device
JPH0428311B2 (en)
JPS62102288A (en) Bit map display unit
JPH01137289A (en) Color information conversion circuit