JPH0419694A - 表示制御方法 - Google Patents
表示制御方法Info
- Publication number
- JPH0419694A JPH0419694A JP2123081A JP12308190A JPH0419694A JP H0419694 A JPH0419694 A JP H0419694A JP 2123081 A JP2123081 A JP 2123081A JP 12308190 A JP12308190 A JP 12308190A JP H0419694 A JPH0419694 A JP H0419694A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- display
- color
- blink
- video ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 13
- 230000004397 blinking Effects 0.000 claims description 16
- 230000000873 masking effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 16
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- MYLBTCQBKAKUTJ-UHFFFAOYSA-N 7-methyl-6,8-bis(methylsulfanyl)pyrrolo[1,2-a]pyrazine Chemical compound C1=CN=CC2=C(SC)C(C)=C(SC)N21 MYLBTCQBKAKUTJ-UHFFFAOYSA-N 0.000 description 1
- 101150097247 CRT1 gene Proteins 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、ビットマツプディスプレイに表示される特定
の画像の表示制御を行なう表示制御方法に関する。
の画像の表示制御を行なう表示制御方法に関する。
(従来の技術)
計算機システム等のデイスプレィには、表示画面上のビ
ット毎に表示制御を行なうことのできるビットマツプデ
ィスプレイが広く利用されている。
ット毎に表示制御を行なうことのできるビットマツプデ
ィスプレイが広く利用されている。
このビットマツプディスプレイは、表示画面上の各ビッ
ト毎に画像データが用意され、この画像データをビット
マツプディスプレイに転送してその表示を行なう−。
ト毎に画像データが用意され、この画像データをビット
マツプディスプレイに転送してその表示を行なう−。
ビットマツプディスプレイの表示制御は、表示制御装置
により行なわれる。この表示制御装置による表示制御方
法は、主に2値表示を行なうものと、カラー表示を行な
うものの2種類の構成がある。
により行なわれる。この表示制御装置による表示制御方
法は、主に2値表示を行なうものと、カラー表示を行な
うものの2種類の構成がある。
第2図に、従来の2値の表示制御装置のブロック図を示
す。
す。
図において、表示制御装置1を制御するプロセッサ2に
は、画像データを格納するビデオRAM3が接続されて
いる。ビデオRAM3には表示制御部4を介してビット
マツプディスプレイ(CRT)5が接続されている。
は、画像データを格納するビデオRAM3が接続されて
いる。ビデオRAM3には表示制御部4を介してビット
マツプディスプレイ(CRT)5が接続されている。
プロセッサ2は、ビデオRAMB内の画像データの書換
え制御等を行なうものである。ビデオRAM3は、CR
T5の表示画面6上の各ビット(ドツト)に対応する画
像データ7を格納するRAM等からなるものである。表
示制御部4はビデオRAM3に格納された画像データに
基づいてCRT5の表示制御、即ち画像データの転送を
行なうものである。CRT5は、表示画面6上の各ドツ
ト毎に2値表示がなされる表示表示装置である。
え制御等を行なうものである。ビデオRAM3は、CR
T5の表示画面6上の各ビット(ドツト)に対応する画
像データ7を格納するRAM等からなるものである。表
示制御部4はビデオRAM3に格納された画像データに
基づいてCRT5の表示制御、即ち画像データの転送を
行なうものである。CRT5は、表示画面6上の各ドツ
ト毎に2値表示がなされる表示表示装置である。
以上の構成の表示制御装置1は、プロセッサ2の制御に
よりビデオRAM3に画像データ7が格納されると、表
示制御部4は、所定の周期でビデオRAM3から画像デ
ータを読出しCRT5の表示画面6の表示を行なう。表
示画面6上では、画像データ7が“1”の場合に、この
画像データに該当する位置のドツトの表示がなされる。
よりビデオRAM3に画像データ7が格納されると、表
示制御部4は、所定の周期でビデオRAM3から画像デ
ータを読出しCRT5の表示画面6の表示を行なう。表
示画面6上では、画像データ7が“1”の場合に、この
画像データに該当する位置のドツトの表示がなされる。
次に、第3図を用いてカラーの表示を行なう場合につい
て説明する。
て説明する。
第3図は、従来のカラーの表示制御装置のブロック図で
ある。
ある。
図に示すように、画像データの格納を行なうビデオRA
MIII〜11nがカラー画像データ出力手段(カラー
パレット)12に接続されている。カラーパレット12
には表示制御部13を介してビットマツプディスプレイ
(CRT)14が接続されている。
MIII〜11nがカラー画像データ出力手段(カラー
パレット)12に接続されている。カラーパレット12
には表示制御部13を介してビットマツプディスプレイ
(CRT)14が接続されている。
ビデオRAMIII〜11nは、1つの画像データがn
ビットから構成される場合に、第1ビツトをビデオRA
MII、に、第2ビツトをビデオRAMl1.に、そし
て第nビットをビデオRAMl1.、に格納するための
ものである。
ビットから構成される場合に、第1ビツトをビデオRA
MII、に、第2ビツトをビデオRAMl1.に、そし
て第nビットをビデオRAMl1.、に格納するための
ものである。
カラーパレット12は、nビットの画像データに対応す
るカラー画像データ(R(赤色)信号、G(緑色)信号
、B(青色)信号)を出力するもので、画像データとカ
ラー画像データとを対応付けるテーブルからなるもので
ある。表示制御部13はカラーパレット12から出力さ
れるカラー画像信号に基づいてCRTl 4の表示制御
、即ちカラー画像データの転送を行なうものである。
るカラー画像データ(R(赤色)信号、G(緑色)信号
、B(青色)信号)を出力するもので、画像データとカ
ラー画像データとを対応付けるテーブルからなるもので
ある。表示制御部13はカラーパレット12から出力さ
れるカラー画像信号に基づいてCRTl 4の表示制御
、即ちカラー画像データの転送を行なうものである。
CRTl4は、表示画面15上の各ドツト毎にカラー表
示がなされる表示装置である。
示がなされる表示装置である。
(発明が解決しようとする課題)
さて、第2図において説明した従来の2値の表示制御装
置における表示制御方法において、表示画面6上の特定
の画像、例えばカーソルを所定の周期で点滅表示させる
、いわゆるブリンク表示を行なう場合がある。この場合
ビデオRAM5上の特定の画像に対応する特定の画像デ
ータを所定の周期で“0”と“1”の交互に書換える必
要がある。この書換えは、プロセッサ2が所定の周期て
直接行わなければならない。このため、ビデオRAM3
の書換え制御を実行するプロセッサ2の負担が大きくな
っ゛てしまうといった問題が生じていた。さらには、頻
繁にビデオRAM3の書換えを実行しなければならない
ため、プロセッサ2の他の処理が中断してしまい処理効
率の低下を招くといった問題も生じていた。
置における表示制御方法において、表示画面6上の特定
の画像、例えばカーソルを所定の周期で点滅表示させる
、いわゆるブリンク表示を行なう場合がある。この場合
ビデオRAM5上の特定の画像に対応する特定の画像デ
ータを所定の周期で“0”と“1”の交互に書換える必
要がある。この書換えは、プロセッサ2が所定の周期て
直接行わなければならない。このため、ビデオRAM3
の書換え制御を実行するプロセッサ2の負担が大きくな
っ゛てしまうといった問題が生じていた。さらには、頻
繁にビデオRAM3の書換えを実行しなければならない
ため、プロセッサ2の他の処理が中断してしまい処理効
率の低下を招くといった問題も生じていた。
同様に、第3図において説明した従来のカラーの表示制
御装置における表示制御方法においても、やはり書換え
制御を行なうプロセッサ等の負担が大きくなるといった
問題が生じていた。また、特定の画像のブリンク表示以
外に、周期的に変色表示させようとした場合、変色させ
る都度所望のカラー画像データを得るための画像データ
の算出等を行なわなければならないといった問題が生じ
ていた。
御装置における表示制御方法においても、やはり書換え
制御を行なうプロセッサ等の負担が大きくなるといった
問題が生じていた。また、特定の画像のブリンク表示以
外に、周期的に変色表示させようとした場合、変色させ
る都度所望のカラー画像データを得るための画像データ
の算出等を行なわなければならないといった問題が生じ
ていた。
本発明は以上の点に着目してなされたもので、プロセッ
サの負担を軽くし、容易に特定の画像の表示制御を行な
うことのできる表示制御方法を提供することを目的とす
るものである。
サの負担を軽くし、容易に特定の画像の表示制御を行な
うことのできる表示制御方法を提供することを目的とす
るものである。
(課題を解決するための手段)
本発明の表示制御方法は、ドツト単位の表示がなされる
ビットマツプディスプレイと、前記ビットマツプディス
プレイに表示される複数の個々のドツトに対応する複数
の画像データを格納する第1の記憶装置と、前記ビット
マツプディスプレイに表示される特定の画像を点滅表示
する場合、当該画像を特定する第2の記憶装置とを用意
し、前記第1の記憶装置から前記画像データを読出して
前記ビットマツプディスプレイに転送する場合に、前記
第2の記憶装置を参照して前記特定の画像に対応する前
記画像データを周期的にマスクするものである。
ビットマツプディスプレイと、前記ビットマツプディス
プレイに表示される複数の個々のドツトに対応する複数
の画像データを格納する第1の記憶装置と、前記ビット
マツプディスプレイに表示される特定の画像を点滅表示
する場合、当該画像を特定する第2の記憶装置とを用意
し、前記第1の記憶装置から前記画像データを読出して
前記ビットマツプディスプレイに転送する場合に、前記
第2の記憶装置を参照して前記特定の画像に対応する前
記画像データを周期的にマスクするものである。
また、ドツト単位のカラー表示がなされるビットマツプ
ディスプレイと、前記ビットマツプディスプレイに表示
される複数の個々のドツトに対応する複数の画像データ
を格納する複数の記憶装置と、前記画像データにより参
照され、当該画像データに対応するカラー画像データを
出力するカラー画像データ出力手段を用意し、前記ビッ
トマツプディスプレイに表示される特定の画像を変色表
示する場合、当該画像を前記何れかの記憶装置を用いて
特定し、前記画像データにより参照され、当該画像デー
タに対応するカラー画像データを出力するカラー画像デ
ータ出力手段を用意し、前記各記憶装置から前記画像デ
ータに対応する前記カラー画像データを転送する場合に
、前記何れかの記憶装置を参照して前記特定の画像に対
応する前記カラー画像データを変換するものである。
ディスプレイと、前記ビットマツプディスプレイに表示
される複数の個々のドツトに対応する複数の画像データ
を格納する複数の記憶装置と、前記画像データにより参
照され、当該画像データに対応するカラー画像データを
出力するカラー画像データ出力手段を用意し、前記ビッ
トマツプディスプレイに表示される特定の画像を変色表
示する場合、当該画像を前記何れかの記憶装置を用いて
特定し、前記画像データにより参照され、当該画像デー
タに対応するカラー画像データを出力するカラー画像デ
ータ出力手段を用意し、前記各記憶装置から前記画像デ
ータに対応する前記カラー画像データを転送する場合に
、前記何れかの記憶装置を参照して前記特定の画像に対
応する前記カラー画像データを変換するものである。
(作用)
この方法は、まず画像データを格納する第1の記憶装置
とは別に点滅表示を行なわせる特定の画像を設定する第
2の記憶装置を用意する。そして、第1の記憶装置から
画像データを読出してビットマツプディスプレイに転送
する場合、第2の記憶装置を参照し、第2の記憶装置の
内容が点滅表示を指示していた場合、転送すべき画像デ
ータを周期的にマスクしてビットマツプディスプレイへ
の転送を中止する。これによりビットマツプディスプレ
イには周期的に画像データの転送が途絶え、点滅表示が
なされる。
とは別に点滅表示を行なわせる特定の画像を設定する第
2の記憶装置を用意する。そして、第1の記憶装置から
画像データを読出してビットマツプディスプレイに転送
する場合、第2の記憶装置を参照し、第2の記憶装置の
内容が点滅表示を指示していた場合、転送すべき画像デ
ータを周期的にマスクしてビットマツプディスプレイへ
の転送を中止する。これによりビットマツプディスプレ
イには周期的に画像データの転送が途絶え、点滅表示が
なされる。
次に複数の記憶装置を用いてカラー画像データの格納を
行なう場合、これらの記憶装置の内の1つを、表色表示
を行なわせる特定の画像の設定に使用する。そして、カ
ラー画像データ出力手段を用いてカラー画像データの変
換を行なう場合、特定の画像の設定に使用された記憶装
置を参照して実行する。これにより、変換結果がカラー
画像データのみに基づく場合と、特定の画像の設定に使
用された記憶装置の内容にも基づく場合の2つの場合が
得られ、それぞれ異なる色をビットマツプディスプレイ
上に表示することができる。
行なう場合、これらの記憶装置の内の1つを、表色表示
を行なわせる特定の画像の設定に使用する。そして、カ
ラー画像データ出力手段を用いてカラー画像データの変
換を行なう場合、特定の画像の設定に使用された記憶装
置を参照して実行する。これにより、変換結果がカラー
画像データのみに基づく場合と、特定の画像の設定に使
用された記憶装置の内容にも基づく場合の2つの場合が
得られ、それぞれ異なる色をビットマツプディスプレイ
上に表示することができる。
(実施例)
第1図に、本発明に係る第1の実施例のブロック図を示
す。
す。
図は、2値の表示制御装置のブロック図で、プロセッサ
31には、ビデオRAM選択部32が接続されている。
31には、ビデオRAM選択部32が接続されている。
ビデオRAM選択部32には第1及び第2の記憶装置、
即ち、画面表示用ビデオRAM33とブリンク設定用ビ
デオRAM34が接続されている。画面表示ビデオRA
M33及びブリンク設定用ビデオRAM34は、ブリン
ク制御部35に接続されている。ブリンク制御部36に
は、表示制御部37が、表示制御部37にはビットマツ
プディスプレイ38が接続されている。
即ち、画面表示用ビデオRAM33とブリンク設定用ビ
デオRAM34が接続されている。画面表示ビデオRA
M33及びブリンク設定用ビデオRAM34は、ブリン
ク制御部35に接続されている。ブリンク制御部36に
は、表示制御部37が、表示制御部37にはビットマツ
プディスプレイ38が接続されている。
プロセッサ31は、各ビデオRAMへの書込み制御や、
特定の画像のブリンク制御等を行なうものである。ビデ
オRAM選択部32は、プロセッサ31が書込みを行な
うビデオRAMを選択する選択回路である。画面表示用
ビデオRAM33は、2値の画像データを格納するもの
である。ブリンク設定用ビデオRAM34は、ブリンク
を実行する特定の画像を設定するものである。ブリンク
制御部35は、ブリンク設定用ビデオRAM34の内容
を参照して、画面表示ビデオRAM33に格納された画
像データを表示制御部36に転送するか否かを判断する
ものである0表示制御部36は、ブリンク制御部35か
ら出力される画像データを受入れ、CRT37に表示す
る制御を行なうものである。CRT37は、ドツト毎に
表示がなされる表示装置である。
特定の画像のブリンク制御等を行なうものである。ビデ
オRAM選択部32は、プロセッサ31が書込みを行な
うビデオRAMを選択する選択回路である。画面表示用
ビデオRAM33は、2値の画像データを格納するもの
である。ブリンク設定用ビデオRAM34は、ブリンク
を実行する特定の画像を設定するものである。ブリンク
制御部35は、ブリンク設定用ビデオRAM34の内容
を参照して、画面表示ビデオRAM33に格納された画
像データを表示制御部36に転送するか否かを判断する
ものである0表示制御部36は、ブリンク制御部35か
ら出力される画像データを受入れ、CRT37に表示す
る制御を行なうものである。CRT37は、ドツト毎に
表示がなされる表示装置である。
ここでブリンク制御部35の詳細な説明を第4図を参照
しながら行なう。
しながら行なう。
第4図は、第1の実施例に係るブリンク制御部35の回
路図である。
路図である。
図に示すようにブリンク制御部35は、クロック発生器
41、フリップフロップ42、アンドゲート43,44
、エクスクル−シブオア45から構成されている。
41、フリップフロップ42、アンドゲート43,44
、エクスクル−シブオア45から構成されている。
クロック発生器41の出力Aは、アンドゲート43の一
方の入力に接続されている。アンドゲート43の他方の
入力には、フリップフロップ42の出力Bが接続されて
いる。アンドゲート43の出力Cは、アンドゲート44
の一方の入力に接続されている。アンドゲート44の他
方の入力には、ブリンク設定用ビデオRAM34の出力
りが接続されている。アンドゲート44の出力Eはエク
スクル−シブオア45の一方の入力に接続されている。
方の入力に接続されている。アンドゲート43の他方の
入力には、フリップフロップ42の出力Bが接続されて
いる。アンドゲート43の出力Cは、アンドゲート44
の一方の入力に接続されている。アンドゲート44の他
方の入力には、ブリンク設定用ビデオRAM34の出力
りが接続されている。アンドゲート44の出力Eはエク
スクル−シブオア45の一方の入力に接続されている。
エクスクル−シブオア45の他方の入力には、画面表示
用ビデオRAM33が接続されている。なお、フリップ
フロップ42の入力には、プロセッサ31の出力するブ
リンク選択信号、即ちブリンクを実行する場合に有効(
ハイレベル)に設定される信号が入力されている。
用ビデオRAM33が接続されている。なお、フリップ
フロップ42の入力には、プロセッサ31の出力するブ
リンク選択信号、即ちブリンクを実行する場合に有効(
ハイレベル)に設定される信号が入力されている。
ここで第5図を参照しながら、第1図に示した表示制御
装置におけるブリンク表示の表示制御方法を説明する。
装置におけるブリンク表示の表示制御方法を説明する。
第5図は、第1の実施例に係るタイムチャートである。
まず、プロセッサ31は、ビデオRAM選択部32に画
面表示用ビデオRAM33を選択させて、画像データの
書込みを実行し、次にブリンク設定用ビデオRAM34
を選択させて、特定の画像に対応する領域にブリンクの
設定、例えばブリンク設定用ビデオRAM34の全体が
通常“O”の場合には7内容“1”を書込む。さらに、
ブリンク選択信号を有効状態に設定しておく。
面表示用ビデオRAM33を選択させて、画像データの
書込みを実行し、次にブリンク設定用ビデオRAM34
を選択させて、特定の画像に対応する領域にブリンクの
設定、例えばブリンク設定用ビデオRAM34の全体が
通常“O”の場合には7内容“1”を書込む。さらに、
ブリンク選択信号を有効状態に設定しておく。
この状態で、クロック発生器41は、所定の周期(IH
z)のクロックを発生しているものとしく第5図(A)
)、さらにフリップフロップ42の出力がブリンク選択
信号に対応してハイレベルに設定されているものとする
(第5図(B))。
z)のクロックを発生しているものとしく第5図(A)
)、さらにフリップフロップ42の出力がブリンク選択
信号に対応してハイレベルに設定されているものとする
(第5図(B))。
従って、アンドゲート43からはクロック発生器41の
出力に対応したパルスが出力される(第5図(C))
アンドゲート44の他方の入力には、ブリンク設定用ビ
デオRAM34の内容が入力し、この入力はブリンクの
設定がなされた領域の場合、ハイレベルになる(第5図
(D))。アンドゲート4の出力は、アンドゲート43
の出力がハイレベルの場合に、ブリンク設定用ビデオR
AM34の内容が出力され、エクスクル−シブオア45
に入力する。エスククルーシブオア45の出力は、ブリ
ンク設定用ビデオRAM34の内容が“1”の場合に、
アンドゲート44の出力が反転された信号が出力される
(第5図(G))。
出力に対応したパルスが出力される(第5図(C))
アンドゲート44の他方の入力には、ブリンク設定用ビ
デオRAM34の内容が入力し、この入力はブリンクの
設定がなされた領域の場合、ハイレベルになる(第5図
(D))。アンドゲート4の出力は、アンドゲート43
の出力がハイレベルの場合に、ブリンク設定用ビデオR
AM34の内容が出力され、エクスクル−シブオア45
に入力する。エスククルーシブオア45の出力は、ブリ
ンク設定用ビデオRAM34の内容が“1”の場合に、
アンドゲート44の出力が反転された信号が出力される
(第5図(G))。
このエクスクル−シブオア45の出力は、表示制御部3
6に入力することになる。
6に入力することになる。
このエクスクル−シブオア45の出力信号により、特定
の画像はブリンク表示される。即ち、通常に表示される
場合と、反転表示(例えば白抜き表示)される状態が交
互になされる。
の画像はブリンク表示される。即ち、通常に表示される
場合と、反転表示(例えば白抜き表示)される状態が交
互になされる。
第6図に、第1の実施例に係るブリンク制御部35の変
形例を示す。
形例を示す。
図示に示したブリンク制御部35は、先に第4図におい
て説明したものと比べるとエクスクルーシブオア45の
代わりにインバータ46とアンドゲート47が設けられ
ている。これにより、第5図(H)に示すようにブリン
ク設定用ビデオRAM34の内容がパイレベルの時、画
面表示用ビデオRAM33の内容を完全にマスクしてし
まう。
て説明したものと比べるとエクスクルーシブオア45の
代わりにインバータ46とアンドゲート47が設けられ
ている。これにより、第5図(H)に示すようにブリン
ク設定用ビデオRAM34の内容がパイレベルの時、画
面表示用ビデオRAM33の内容を完全にマスクしてし
まう。
このアンドゲート47の出力信号により、特定の画像は
ブリンク表示される。即ち、通常に表示される場合と、
消滅する状態が交互になされる。
ブリンク表示される。即ち、通常に表示される場合と、
消滅する状態が交互になされる。
次に、第7図を用いて、本発明に係る第2の実施例の説
明を行なう。
明を行なう。
第7図は、本発明に係る第2の実施例のブロック図であ
る。
る。
図は、カラーの表示制御装置のブロック図で、プロセッ
サ50と、ビデオRA M 511からビデオRAM5
1.、と、ブリンク制御部52と、カラー画像データ出
力手段(カラーパレット)53と、表示制御部54と、
ビットマツプディスプレイ(CRT)55から構成され
ている。ビデオRAM51、〜51.は、カラーパレッ
ト53に接続され、ビデオRAM51.はブリンク制御
部52を介してカラーパレット53に接続されている。
サ50と、ビデオRA M 511からビデオRAM5
1.、と、ブリンク制御部52と、カラー画像データ出
力手段(カラーパレット)53と、表示制御部54と、
ビットマツプディスプレイ(CRT)55から構成され
ている。ビデオRAM51、〜51.は、カラーパレッ
ト53に接続され、ビデオRAM51.はブリンク制御
部52を介してカラーパレット53に接続されている。
カラーパレット53は、表示制御部54にに接続され、
表示制御部54は、CRT55に接続されている。
表示制御部54は、CRT55に接続されている。
ビデオRAM511〜51n、カラーパレット53、表
示制御部54、CRT55は、先に第3図において説明
した従来のものと同様である。
示制御部54、CRT55は、先に第3図において説明
した従来のものと同様である。
よって重複する説明は省略する。
プロセッサ50は、ビデオRA M 511〜51nの
内容変更制御及びブリンク制御部52の動作制御を行な
うものである。ビデオRAM51、は、プロセッサ50
の制御により、画像データのの格納に利用される場合と
、ブリンク表示(変色表示)すべき画像の特定を行なう
場合に利用する場合の2種類に利用されるものである。
内容変更制御及びブリンク制御部52の動作制御を行な
うものである。ビデオRAM51、は、プロセッサ50
の制御により、画像データのの格納に利用される場合と
、ブリンク表示(変色表示)すべき画像の特定を行なう
場合に利用する場合の2種類に利用されるものである。
ブリンク制御部52は、ビデオRAM51.の内容を適
宜カラーパレット53に出力するゲート回路である。
宜カラーパレット53に出力するゲート回路である。
第8図に、第2の実施例に係るブリンク制御部52の回
路図を示す。
路図を示す。
図に示すように、ブリンク制御部52は、クロック発生
器60、アンドゲート61,65、フリップフロップ6
2.64オアゲート63から構成されている。
器60、アンドゲート61,65、フリップフロップ6
2.64オアゲート63から構成されている。
クロック発生器60の出力はアンドゲート61の一方の
入力に、アンドゲート61の他方の入力にはフリップフ
ロップ62の出力が接続されている。アンドゲート61
の出力は、オアゲート63の一方の入力に、オアゲート
63の他方の入力にはフリップフロップ64の出力が接
続されている。オアゲート63の出力はアンドケート6
5の一方の入力に接続され、アンドゲート65の他方の
入力にはビデオRAM51r、の出力が接続されている
。アンドゲート65の出力はカラーパレット53に入力
されている。フリップフロップ62の入力はプロセッサ
50の出力するブリンク選択信号が入力されている。こ
のブリンク選択信号は、ブリンクを実行するか否かの選
択を行なう信号で、有効状態の場合、即ちハイレベルの
場合にブリンク表示を行なう旨を示す。フリップフロッ
プ64の入力には、プロセッサ50の出力するブリンク
切替え信号が入力している。このブリンク切替え信号は
、ビデオRAM5111をブリンク表示する特定の画像
を設定するために利用し7ているか否かを示す信号で、
有効状態の場合、即ちロウレベルの場合に特定の画像を
設定するために利用している旨を示す。
入力に、アンドゲート61の他方の入力にはフリップフ
ロップ62の出力が接続されている。アンドゲート61
の出力は、オアゲート63の一方の入力に、オアゲート
63の他方の入力にはフリップフロップ64の出力が接
続されている。オアゲート63の出力はアンドケート6
5の一方の入力に接続され、アンドゲート65の他方の
入力にはビデオRAM51r、の出力が接続されている
。アンドゲート65の出力はカラーパレット53に入力
されている。フリップフロップ62の入力はプロセッサ
50の出力するブリンク選択信号が入力されている。こ
のブリンク選択信号は、ブリンクを実行するか否かの選
択を行なう信号で、有効状態の場合、即ちハイレベルの
場合にブリンク表示を行なう旨を示す。フリップフロッ
プ64の入力には、プロセッサ50の出力するブリンク
切替え信号が入力している。このブリンク切替え信号は
、ビデオRAM5111をブリンク表示する特定の画像
を設定するために利用し7ているか否かを示す信号で、
有効状態の場合、即ちロウレベルの場合に特定の画像を
設定するために利用している旨を示す。
ここで第9図を参照しながら、第7図に示した表示制御
装置におけるブリンク表示の表示制御方法を説明する。
装置におけるブリンク表示の表示制御方法を説明する。
第9図は、第2の実施例に係るタイムチャートである。
まず、プロセッサ50は、ビデオRAM51 。
〜51+への画像データの書込みを実行し、さらにビデ
オRAM51.の特定の画像に対応する領域にブリンク
の設定、例えば内容“1°°を書込む。さらに、ブリン
ク切替え信号及びブリンク選択信号を有効状態に設定す
る。
オRAM51.の特定の画像に対応する領域にブリンク
の設定、例えば内容“1°°を書込む。さらに、ブリン
ク切替え信号及びブリンク選択信号を有効状態に設定す
る。
この状態で、クロック発生器60は、所定の周期(IH
z)のクロックを発生しているものとしく第9図(A)
)、さらにフリップフロップ62の出力がブリンク選択
信号に対応してハイレベルに設定されているものとする
(第9図(B))。
z)のクロックを発生しているものとしく第9図(A)
)、さらにフリップフロップ62の出力がブリンク選択
信号に対応してハイレベルに設定されているものとする
(第9図(B))。
従って、アンドゲート61からはクロック発生器60の
出力に対応したパルスが出力される(第9図(C))。
出力に対応したパルスが出力される(第9図(C))。
また、フリップフロップ64の出力がブリンク切替え信
号に対応して、ロウレベルに設定されているものとする
(第9図(D))。オアゲート63の出力は、フリップ
フロップ64の出力がロウレベルの場合にアンドゲート
61の出力に対応した波形が出力される(第9図(E)
)。一方、ビデオRAM51.からは所定の周期で各ビ
ットの情報が出力される(第9図(F))。そしてアン
ドゲート65においては、オアゲート63の出力がハイ
レベルの場合のみビデオRAM51nからの入力を出力
する。従って、カラーパレット53には、クロック発生
器60の周期に応じて、nビットと(n−1)ビットの
2種の画像データが入力することになり、CRT55に
表示される画像が周期的に変色することになる。
号に対応して、ロウレベルに設定されているものとする
(第9図(D))。オアゲート63の出力は、フリップ
フロップ64の出力がロウレベルの場合にアンドゲート
61の出力に対応した波形が出力される(第9図(E)
)。一方、ビデオRAM51.からは所定の周期で各ビ
ットの情報が出力される(第9図(F))。そしてアン
ドゲート65においては、オアゲート63の出力がハイ
レベルの場合のみビデオRAM51nからの入力を出力
する。従って、カラーパレット53には、クロック発生
器60の周期に応じて、nビットと(n−1)ビットの
2種の画像データが入力することになり、CRT55に
表示される画像が周期的に変色することになる。
以上説明のように、周期的に画像データのビット数を変
更させて、特定の画像のブリンク表示、即ち変色表示を
実行することができる。
更させて、特定の画像のブリンク表示、即ち変色表示を
実行することができる。
なお、ブリンク表示時の色を変更したい場合にはカラー
画像データ出力手段53の内容を変更することにより、
如何なる色も設定することができる (発明の効果) 以上の説明の表示制御方法によると、ブリンク表示させ
たい特定の画像のみについて周期的にマスク及び画像デ
ータの変更を行なうため、プロセッサが全ての画像に関
する煩雑な処理を行なう必要がない。また、カラーの表
示を行なう場合、画像データの内容を変更することなく
、カラー画像データ出力手段の内容を変更することによ
り、容易にブリンク表示時の色を変更(変色表示)する
ことができる。
画像データ出力手段53の内容を変更することにより、
如何なる色も設定することができる (発明の効果) 以上の説明の表示制御方法によると、ブリンク表示させ
たい特定の画像のみについて周期的にマスク及び画像デ
ータの変更を行なうため、プロセッサが全ての画像に関
する煩雑な処理を行なう必要がない。また、カラーの表
示を行なう場合、画像データの内容を変更することなく
、カラー画像データ出力手段の内容を変更することによ
り、容易にブリンク表示時の色を変更(変色表示)する
ことができる。
【図面の簡単な説明】
第1図は本発明に係る第1の実施例のプロ、ツク図、第
2図は従来の2値の表示制御装置のブロック図、第3図
は従来のカラーの表示制御装置のブロック図、第4図は
第1の実施例に係るブリンク制御部の回路図、第5図は
第1の実施例に係るタイムチャート、第6図は第1の実
施例に係るブリンク制御部の変形例、第7図は本発明に
係る第2の実施例のブロック図、第8図は第2の実施例
に係るブリンク制御部の回路図、第9図は第2の実施例
に係るタイムチャートである。 31・・・プロセッサ、32・・・ビデオRAM選択部
、33・・・第1の記憶装置 (画面表示用ビデオRAM)、 34・・・第2の記憶装置 (ブリンク設定用ビデオRAM)、 35・・・ブリンク制御部、36・・・表示制御部、3
7・・・ビットマツプディスプレイ(CRT)、50・
・・プロセッサ、 51、〜51n・・・ビデオRAM。 52・・・ブリンク制御部、 53・・・カラー画像データ出力手段、54・・・表示
制御部、
2図は従来の2値の表示制御装置のブロック図、第3図
は従来のカラーの表示制御装置のブロック図、第4図は
第1の実施例に係るブリンク制御部の回路図、第5図は
第1の実施例に係るタイムチャート、第6図は第1の実
施例に係るブリンク制御部の変形例、第7図は本発明に
係る第2の実施例のブロック図、第8図は第2の実施例
に係るブリンク制御部の回路図、第9図は第2の実施例
に係るタイムチャートである。 31・・・プロセッサ、32・・・ビデオRAM選択部
、33・・・第1の記憶装置 (画面表示用ビデオRAM)、 34・・・第2の記憶装置 (ブリンク設定用ビデオRAM)、 35・・・ブリンク制御部、36・・・表示制御部、3
7・・・ビットマツプディスプレイ(CRT)、50・
・・プロセッサ、 51、〜51n・・・ビデオRAM。 52・・・ブリンク制御部、 53・・・カラー画像データ出力手段、54・・・表示
制御部、
Claims (1)
- 【特許請求の範囲】 1、ドット単位の表示がなされるビットマップディスプ
レイと、 前記ビットマップディスプレイに表示される複数の個々
のドットに対応する複数の画像データを格納する第1の
記憶装置と、 前記ビットマップディスプレイに表示される特定の画像
を点滅表示する場合、当該画像を特定する第2の記憶装
置とを用意し、 前記第1の記憶装置から前記画像データを読出して前記
ビットマップディスプレイに転送する場合に、 前記第2の記憶装置を参照して前記特定の画像に対応す
る前記画像データを周期的にマスクすることを特徴とす
る表示制御方法。 2、ドット単位のカラー表示がなされるビットマップデ
ィスプレイと、 前記ビットマップディスプレイに表示される複数の個々
のドットに対応する複数の画像データを格納する複数の
記憶装置と、 前記画像データにより参照され、当該画像データに対応
するカラー画像データを出力するカラー画像データ出力
手段を用意し、 前記ビットマップディスプレイに表示される特定の画像
を変色表示する場合、当該画像を前記何れかの記憶装置
を用いて特定し、 前記画像データにより参照され、当該画像データに対応
するカラー画像データを出力するカラー画像データ出力
手段を用意し、 前記各記憶装置から前記画像データに対応する前記カラ
ー画像データを転送する場合に、 前記何れかの記憶装置を参照して前記特定の画像に対応
する前記画像データを変換することを特徴とする表示制
御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2123081A JPH0419694A (ja) | 1990-05-15 | 1990-05-15 | 表示制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2123081A JPH0419694A (ja) | 1990-05-15 | 1990-05-15 | 表示制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0419694A true JPH0419694A (ja) | 1992-01-23 |
Family
ID=14851727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2123081A Pending JPH0419694A (ja) | 1990-05-15 | 1990-05-15 | 表示制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0419694A (ja) |
-
1990
- 1990-05-15 JP JP2123081A patent/JPH0419694A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6334593A (ja) | 多階調表示方法 | |
| JPH0836371A (ja) | 表示制御装置 | |
| JPS6156397A (ja) | カラ−液晶表示装置 | |
| JPH0419694A (ja) | 表示制御方法 | |
| JPH0222958B2 (ja) | ||
| JPS6292070A (ja) | 画像デ−タの記憶方式 | |
| JPH02235140A (ja) | イメージデータ表示時の密度変換方式 | |
| JPH0470796A (ja) | 画像表示装置 | |
| JPS604988A (ja) | 画像表示装置 | |
| JPH0367294A (ja) | 表示制御装置 | |
| JPH043346Y2 (ja) | ||
| JP2737154B2 (ja) | 画像拡大表示回路 | |
| JPH0230515B2 (ja) | ||
| JPH0230516B2 (ja) | ||
| JPH0695272B2 (ja) | 画像表示装置 | |
| JPH01283593A (ja) | 表示メモリのアクセス方式 | |
| JPH05100651A (ja) | 画像表示装置 | |
| JPS60209786A (ja) | カラ−デイスプレイ装置 | |
| JPS6175384A (ja) | デイスプレイ装置 | |
| JPH05173755A (ja) | 画像出力装置 | |
| JPH03105386A (ja) | 表示器用コントローラ | |
| JPH0375694A (ja) | 画像着色装置 | |
| JPH0428311B2 (ja) | ||
| JPS62102288A (ja) | ビツトマツプデイスプレイ装置 | |
| JPH01137289A (ja) | 色情報変換回路 |