JPH04198778A - アレイ増幅器 - Google Patents

アレイ増幅器

Info

Publication number
JPH04198778A
JPH04198778A JP2331109A JP33110990A JPH04198778A JP H04198778 A JPH04198778 A JP H04198778A JP 2331109 A JP2331109 A JP 2331109A JP 33110990 A JP33110990 A JP 33110990A JP H04198778 A JPH04198778 A JP H04198778A
Authority
JP
Japan
Prior art keywords
input
amplifiers
test signal
input pad
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2331109A
Other languages
English (en)
Other versions
JP3024214B2 (ja
Inventor
Susumu Adachi
晋 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP2331109A priority Critical patent/JP3024214B2/ja
Publication of JPH04198778A publication Critical patent/JPH04198778A/ja
Application granted granted Critical
Publication of JP3024214B2 publication Critical patent/JP3024214B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Amplifiers (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、例えば多チャンネルのセンサからのアナログ
信号を処理するのに用いられるアレイ増幅器に関する。
〈従来の技術〉 多チャンネルのセンサからの各信号を、それぞれ変換・
増幅するアレイ増幅器は、近年、アナログLSI技術を
用いて高密度に集積化されつつある。このようにLSI
化されたアレイ増幅器は、多チャンネルのセンサ数に相
当する入力パッドを備えており、各センサとの接続は、
一般にその各入力パッドにワイヤボンディングを施した
り、あるいははんだバンブを形成することによって行わ
れる。また、LSI化された各増幅器の良否判定も、各
入力パッドにブローバの針を接触させて、その入力パッ
ドからテスト信号を入力することによって行われるの一
般的である。
〈発明が解決しようとする課題〉 ところで、LSI化された従来のアレイ増幅器において
は、配線基板にLSIを実装してしまうと、各チャンネ
ルごとにテスト信号を入力することは困難であった。す
なわち、テスト信号用の入力パッドを各チャンネルごと
に設けると、入力端子数が大幅に増加し、LSI自体が
大きくなるばかりでなく、そのLSIおよび基板上の配
線の引き回しも非常に難しくなる。このため、現状では
テスト信号用の入力パッドは全チャンネル共通のものを
一つだけ設けて、その共通の入力パッドからテスト信号
を入力する方式が採用されている。
ところが、このような方式によると、例えばクロストー
クの測定などのような各チャンネルごとにテスト信号を
個別に入力することを必要とするテストを行うことは実
質的に不可能であった。
〈課題を解決するための手段〉 本発明は、上記の従来の問題点を解決すべくなされたも
ので、その構成を実施例に対応する図面を参照しつつ説
明すると、本発明は、複数個の増幅器1・・・4が集積
化されてなるアレイ増幅器において、各増幅器1・・・
4の入力部にそれぞれスイ・ソチ1b・・・4bを介し
て接続された一つのテスト信号入力パッドと、その各ス
イッチの開閉をそれぞれ個別に制御する制御回路21・
・・24が形成されていることによって特徴づけられる
く作用〉 各スイッチ1b・・・4bの開閉動作を制御するすると
により、各増幅器1・・−4のうち、いずれかをテスト
信号入力パッド3に選択的に接続することができる。こ
こで、制御回路21・・・24は、例えば入力パッド4
および5を用いて外部入力信号によりその駆動を制御す
ることか可能で、従って、実装完了後においても、各増
幅器1・・・4をそれぞれ個別にテストすることを実現
できる。しかも、新たに設ける入力パッドの数は、例え
ば三つ程度と少なくて済む。
〈実施例〉 本発明の実施例を、以下、図面に基づいて説明する。
図面は本発明実施例の回路構成を示すプロ・yり図であ
る。
アレイ化された増幅器1・・・4の入力部は、それぞれ
アナログスイッチ1a・・・4aを介して入カッくラド
11・・・14に接続されている。また、各増幅器1・
・・4の入力部には、それぞれアナログスイッチ1b・
・・4bを介して一つのテスト信号人カノク・ラド3が
接続されている。さらに各増幅器1・・・4の出力側に
は、それぞれ出力パッド61・・・64がそれぞれ接続
されている。
各増幅器1・・・4の入力側に接続された一対のアナロ
グスイッチ、例えば増幅器1の入力側のスイッチ1aお
よび1bのドライブ入力端子は、伴にDフリップフロッ
プ21の出力端子Qに接続されており、Dフリップフロ
ップ21の出力値が[L」のときにはスイッチ1aが「
閉」にスイッチ1bが[開Jになり、一方、出力値が[
H」のときには反転してスイッチ1aが「開」にスイッ
チ1bが「閉」となる。そして、他の増幅器2,3およ
び40入力側に接続されたスイッチ2a・・・4aおよ
び2b・・・4bも、それぞれDフリップフロップ22
.23および24の各出力に従って同様に動作する。
Dフリップフロップ21の入力端子りにはD入力パッド
4が接続されている。またこの一番目のDフリップフロ
ップ21の出力端子Qは二番目のDフリップフロップ2
2の入力端子りに接続され、以下、同様にして四番目ま
での各Dフリップフロップ22.23および24がそれ
ぞれ相互に接続されている。また、各Dフリップフロッ
プ21・・・24のそれぞれの入力端子Cは一つのC入
力パッド5に接続されている。
以上の増幅器1・・・4.アナログスイッチ1a・・・
4aおよび1b・・・4bならびにDフリップフロップ
21・・・24は一枚のチップにLSI化されており、
入力パッド11・・・14.出力パッド61・・・64
、テスト信号入力パッド3ならびにDおよびC入力パッ
ド4および5は、そのチップの所定位置に形成される。
次に、各部の動作とともに本発明実施例の作用を述べる
まず、各Dフリップフロップ21・・・24はC入力に
よって制御され、D入力によりその出力値Qがシリアル
にロードされる。従ってD入力を適宜に設定してDフリ
ップフロップ21・・・24のいずれかを、「H」にロ
ードすることにより、そのロードしたレジスタに対応す
る増幅器をテスト信号入力パッド3に接続することがで
きる。例えば、Dフリップフロップ21のみを「H」に
ロードすると、アナログスイッチ1aが「開」にスイッ
チ1bが「閉」となって増幅器1のみがテスト信号入力
パッド3に接続される。そして、この状態において、増
幅器1をテスト動作させた時には、他の増幅器2・・・
3間において、どの程度のクロストークが存在するかを
チエツクすることができる。
あるいは逆に、増幅器2・・・3を同時動作させた時に
は、増幅器1の出力は安定であるか否かをチエツクする
ことができる。
ここで、アナログLSIチップにおいては、実装状態に
よってその特性が変化する場合がしばしばあり、実装完
了後において例えばクロストーク等の測定を行えること
が望まれているが、このような実装完了後のテストは従
来では不可能であった。これに対し、上述したように本
発明実施例においてはそれも可能となる。
また、以上の本発明実施例においては、テスト用端子と
して新たに追加されるパッド数は三つのみで済み、基板
上の配線の引き回し等を比較的容易に行うことができる
。しかも、LSIチップ内の増幅器の数および実装され
るLSIチップの数に関係なく、そのパッド数を一定に
できるという利点もある。
〈発明の効果〉 以上説明したように、本発明によれば、LSI化した複
数の増幅器の各入力部を、それぞれスイッチを介して一
つのテスト信号入力パッドに接続するとともに、その各
スイッチをそのLSIチップの外部入力信号によりそれ
ぞれ個別に開閉制御し得るよう構成したので、例えばテ
スト信号入力パッドとスイッチを制御するための二つの
制御信号入力パッドの合計三つのパッドを追加するだけ
でよく、LSIチップ実装完了後において、各増幅器の
動作をそれぞれ個別にチエツクすることか可能となる。
これによって、従来では困雌とされていた各増幅器間に
おけるクロスストーク等の測定の実現が可能なった。ま
た、LSIチップ実装前において動作テストを行う場合
、従来では、ブローバの針が互いに近接した状態となり
、特にクロストークの測定においては、そのブローバ針
の相互の干渉により測定精度があまり良くなかったが、
本発明によると、テスト信号入力パッドにより任意のチ
ャンネルに信号を導入できるため、その測定を高精度に
行うことも可能となる。
【図面の簡単な説明】
図面は本発明実施例の回路構成を示すブロック図である
。 1・・・4・・・増幅回路 1a・・・4a・・・アナログスイッチ1b・・・4b
・・・アナログスイッチ21・・・24・・・Dフリッ
プフロップ3・・・テスト信号入力パッド 4・・・D入力パッド 5・・・C入力パッド 11・・・14・・・入力パッド 61・・・64・・・出力パッド 特許出願人    株式会社島津製作所代 理−人  
  弁理士 西1)新

Claims (1)

    【特許請求の範囲】
  1. 複数個の増幅器が集積化されてなるアレイ増幅器におい
    て、上記各増幅器の入力部にそれぞれスイッチを介して
    接続された一つのテスト信号入力パッドと、その各スイ
    ッチの開閉をそれぞれ個別に制御する制御回路が形成さ
    れていることを特徴とするアレイ増幅器。
JP2331109A 1990-11-28 1990-11-28 アレイ増幅器 Expired - Fee Related JP3024214B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2331109A JP3024214B2 (ja) 1990-11-28 1990-11-28 アレイ増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2331109A JP3024214B2 (ja) 1990-11-28 1990-11-28 アレイ増幅器

Publications (2)

Publication Number Publication Date
JPH04198778A true JPH04198778A (ja) 1992-07-20
JP3024214B2 JP3024214B2 (ja) 2000-03-21

Family

ID=18239963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2331109A Expired - Fee Related JP3024214B2 (ja) 1990-11-28 1990-11-28 アレイ増幅器

Country Status (1)

Country Link
JP (1) JP3024214B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7584367B2 (ja) 2021-07-20 2024-11-15 株式会社東芝 多チャネルスイッチic

Also Published As

Publication number Publication date
JP3024214B2 (ja) 2000-03-21

Similar Documents

Publication Publication Date Title
JP2513904B2 (ja) テスト容易化回路
CN101379407A (zh) 集成电路封装以及用于制造具有两个带有为测试该封装而可直接访问的该晶片的集成电路的输入、输出端子的晶片的集成电路封装的方法
JPH04198778A (ja) アレイ増幅器
US7511507B2 (en) Integrated circuit and circuit board
KR100977060B1 (ko) 반도체칩 테스터용 프로브 카드와 이를 사용하는 테스터 및그 테스터를 이용한 반도체칩의 검사방법
US6433628B1 (en) Wafer testable integrated circuit
JP3130769B2 (ja) 半導体装置
JPH01129432A (ja) 集積回路
JPS63178538A (ja) 半導体集積回路装置
JPS58182237A (ja) 半導体集積回路
JPH07225258A (ja) 半導体装置
JPH02105452A (ja) 半導体集積回路の出力回路
JPS6230971A (ja) 半導体集積回路装置
JPH01175251A (ja) 半導体集積回路装置
JPH04288847A (ja) 半導体試験装置
EP1227502A1 (en) Connection pad arrangements for electronic circuit comprising both functional logic and flash-EEPROM
JPH05121501A (ja) 半導体集積回路
JPH0666372B2 (ja) 集積回路
JPS647636A (en) Semiconductor integrated circuit device with gate array and memory
JPS63204736A (ja) 半導体装置
JPS63198349A (ja) 半導体集積回路装置
JPH043370U (ja)
JPS62243335A (ja) 半導体チツプの検査方法
JPS6223127A (ja) 集積回路装置
JPH0438846A (ja) 半導体集積回路装置の機能試験方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees