JPH05121501A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH05121501A JPH05121501A JP3277868A JP27786891A JPH05121501A JP H05121501 A JPH05121501 A JP H05121501A JP 3277868 A JP3277868 A JP 3277868A JP 27786891 A JP27786891 A JP 27786891A JP H05121501 A JPH05121501 A JP H05121501A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- pad
- signal pad
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路の検査時のプローブによる信
号パッドの破損のために生ずる外部と電気的接続をとる
ボンディングの歩留り低下を防止する。 【構成】 半導体集積回路上に半導体集積回路外部と電
気的接続をとる信号パッド２と集積回路内部の検査用の
信号パッド１とを独立に有する。
号パッドの破損のために生ずる外部と電気的接続をとる
ボンディングの歩留り低下を防止する。 【構成】 半導体集積回路上に半導体集積回路外部と電
気的接続をとる信号パッド２と集積回路内部の検査用の
信号パッド１とを独立に有する。
Description
【０００１】
【産業上の利用分野】本発明は、内部回路からの入出力
パターンと接続された信号パッドを有する半導体集積回
路に関する。
パターンと接続された信号パッドを有する半導体集積回
路に関する。
【０００２】
【従来の技術】従来、この種の半導体集積回路は、図２
に示すように、ボンディングパッドとプロービングパッ
ドを共用した１つの信号パッドのみを有していた。
に示すように、ボンディングパッドとプロービングパッ
ドを共用した１つの信号パッドのみを有していた。
【０００３】
【発明が解決しようとする課題】上述した従来の半導体
集積回路は、ボンディングパッドとプロービングパッド
を共用した信号パッドを具備する構成となっているの
で、半導体集積回路の検査時におけるプローブによる信
号パッドの破損のために集積回路外部と電気的接続をと
るボンディングの歩留りが低下するという欠点がある。
集積回路は、ボンディングパッドとプロービングパッド
を共用した信号パッドを具備する構成となっているの
で、半導体集積回路の検査時におけるプローブによる信
号パッドの破損のために集積回路外部と電気的接続をと
るボンディングの歩留りが低下するという欠点がある。
【０００４】
【課題を解決するための手段】本発明の半導体集積回路
は、内部回路からの入出力パターンと接続された信号パ
ッドを有する半導体集積回路であって、前記信号パッド
に接続された少くとももう１つの信号パッドを有する。
また、前記入出力パターンが複数の場合には、各入出力
パターンにはそれぞれ信号パッドが設けられ、各信号パ
ッドにはそれぞれもう１個の信号パッドが接続されるこ
とが好ましい。
は、内部回路からの入出力パターンと接続された信号パ
ッドを有する半導体集積回路であって、前記信号パッド
に接続された少くとももう１つの信号パッドを有する。
また、前記入出力パターンが複数の場合には、各入出力
パターンにはそれぞれ信号パッドが設けられ、各信号パ
ッドにはそれぞれもう１個の信号パッドが接続されるこ
とが好ましい。
【０００５】
【作用】テスト信号の入出力のためプローブは、信号パ
ッドに接続された他の信号パッドに当接させるので、入
出力パターンに接続された信号パッドに損傷を与えるこ
とがない。
ッドに接続された他の信号パッドに当接させるので、入
出力パターンに接続された信号パッドに損傷を与えるこ
とがない。
【０００６】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１は本発明の半導体装置の一実施例を示す
図である。半導体集積回路４上に集積回路外部とインタ
フェースをとるための入出力パターン３と、外部と接続
するためのボンディングパッド２が接続されている。さ
らにプロービングパッド１がパッド間接続線５によりボ
ンディングパッド２と接続されている。
説明する。図１は本発明の半導体装置の一実施例を示す
図である。半導体集積回路４上に集積回路外部とインタ
フェースをとるための入出力パターン３と、外部と接続
するためのボンディングパッド２が接続されている。さ
らにプロービングパッド１がパッド間接続線５によりボ
ンディングパッド２と接続されている。
【０００７】半導体集積回路４が製造されると、まず初
めにこの半導体集積回路４が正常に動作するかどうかを
検査する。この検査は、プローブをプロービングパッド
１に接触させることにより外部との電気的接続をとる。
この検査により正常に動作するものだけを選別し、実際
の装置に使用されるが、その際の半導体集積回路４の外
部との電気的接続は、ボンディングパッド２を通して行
なわれる。外部との電気的接続をボンディングパッド２
を通して行なった後では、プロービングパッド１は必要
ないので、電気的接続をとる前にパット間接続線５の所
でプロービングパッド１を切り離してもかまわない。い
ずれにしても検査時のプローブの接触によるプロービン
グパッド１の損傷などの影響は、ボンディングパッド２
が正常であるので、外部との電気的接続に無関係であ
る。
めにこの半導体集積回路４が正常に動作するかどうかを
検査する。この検査は、プローブをプロービングパッド
１に接触させることにより外部との電気的接続をとる。
この検査により正常に動作するものだけを選別し、実際
の装置に使用されるが、その際の半導体集積回路４の外
部との電気的接続は、ボンディングパッド２を通して行
なわれる。外部との電気的接続をボンディングパッド２
を通して行なった後では、プロービングパッド１は必要
ないので、電気的接続をとる前にパット間接続線５の所
でプロービングパッド１を切り離してもかまわない。い
ずれにしても検査時のプローブの接触によるプロービン
グパッド１の損傷などの影響は、ボンディングパッド２
が正常であるので、外部との電気的接続に無関係であ
る。
【０００８】
【発明の効果】以上説明したように本発明は、それぞれ
ボンディングパッドとプロービングパッドとなる独立な
信号パッドを設けることにより、半導体集積回路の検査
時のプローブによる信号パッドの破損のために半導体集
積回路の外部と電気的接続をとるボンディングの歩留り
が低下することが全くなくなるという効果がある。
ボンディングパッドとプロービングパッドとなる独立な
信号パッドを設けることにより、半導体集積回路の検査
時のプローブによる信号パッドの破損のために半導体集
積回路の外部と電気的接続をとるボンディングの歩留り
が低下することが全くなくなるという効果がある。
【図１】本発明の半導体装置の一実施例を示す図であ
る。
る。
【図２】従来例を示す図である。
１ プロービングパッド ２ ボンディングパッド ３ 集積回路入出力回路部 ４ 半導体集積回路 ５ パッド間接続線 ６ 信号パッド
Claims (2)
- 【請求項１】 内部回路からの入出力パターンと接続さ
れた信号パッドを有する半導体集積回路において、 前記信号パッドに接続された少くとももう１つの信号パ
ッドを有することを特徴とする半導体集積回路。 - 【請求項２】 前記入出力パターンは複数であり、各入
出力パターンにはそれぞれ信号パッドが設けられ、各信
号パッドにはそれぞれもう１個の信号パッドが接続され
た請求項１記載のの半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3277868A JPH05121501A (ja) | 1991-10-24 | 1991-10-24 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3277868A JPH05121501A (ja) | 1991-10-24 | 1991-10-24 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121501A true JPH05121501A (ja) | 1993-05-18 |
Family
ID=17589406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3277868A Pending JPH05121501A (ja) | 1991-10-24 | 1991-10-24 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121501A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6897669B2 (en) | 2002-08-19 | 2005-05-24 | Denso Corporation | Semiconductor device having bonding pads and probe pads |
| JP2007052725A (ja) * | 2005-08-19 | 2007-03-01 | Nec Electronics Corp | 半導体集積回路装置の設計装置および配線方法ならびにプログラム |
-
1991
- 1991-10-24 JP JP3277868A patent/JPH05121501A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6897669B2 (en) | 2002-08-19 | 2005-05-24 | Denso Corporation | Semiconductor device having bonding pads and probe pads |
| JP2007052725A (ja) * | 2005-08-19 | 2007-03-01 | Nec Electronics Corp | 半導体集積回路装置の設計装置および配線方法ならびにプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827229B2 (ja) | 半導体集積回路 | |
| US5491426A (en) | Adaptable wafer probe assembly for testing ICs with different power/ground bond pad configurations | |
| US7348595B2 (en) | Semiconductor wiring substrate, semiconductor device, method for testing semiconductor device, and method for mounting semiconductor device | |
| US6351405B1 (en) | Pad for integrated circuit device which allows for multiple probing and reliable bonding and integrated circuit device including the pad | |
| JPS6276640A (ja) | 半導体集積回路装置 | |
| JPS58115372A (ja) | 半導体装置試験回路 | |
| US6356095B1 (en) | Semiconductor integrated circuit | |
| JPH02211648A (ja) | 半導体装置 | |
| US6694463B2 (en) | Input/output continuity test mode circuit | |
| JP2594541B2 (ja) | 半導体集積回路 | |
| US6433628B1 (en) | Wafer testable integrated circuit | |
| JP3130769B2 (ja) | 半導体装置 | |
| JP2002022803A (ja) | 半導体装置および半導体装置の試験方法 | |
| JP3093216B2 (ja) | 半導体装置及びその検査方法 | |
| JPH07225258A (ja) | 半導体装置 | |
| US4814639A (en) | Super integration circuit device having a plurality of IC-chip equivalent regions formed on a single semiconductor substrate | |
| JP2842598B2 (ja) | 半導体集積回路 | |
| JPH06232295A (ja) | 集積回路 | |
| JPS6235644A (ja) | 半導体装置 | |
| JPH0864648A (ja) | 半導体ウエハ | |
| JPH04134275A (ja) | 論理回路 | |
| EP1227502A1 (en) | Connection pad arrangements for electronic circuit comprising both functional logic and flash-EEPROM | |
| JPH05341014A (ja) | 半導体モジュール装置、半導体モジュール単体及び試験方法 | |
| JPH06222109A (ja) | 集積回路 | |
| EP0485623A1 (en) | Semiconductor device provided with logical circuit for measuring delay |