JPH04199929A - 回線試験信号挿入方法およびデジタル回線試験装置 - Google Patents

回線試験信号挿入方法およびデジタル回線試験装置

Info

Publication number
JPH04199929A
JPH04199929A JP2325991A JP32599190A JPH04199929A JP H04199929 A JPH04199929 A JP H04199929A JP 2325991 A JP2325991 A JP 2325991A JP 32599190 A JP32599190 A JP 32599190A JP H04199929 A JPH04199929 A JP H04199929A
Authority
JP
Japan
Prior art keywords
test signal
frame
line
frame phase
pointer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2325991A
Other languages
English (en)
Other versions
JP2744524B2 (ja
Inventor
Shin Nishimura
伸 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2325991A priority Critical patent/JP2744524B2/ja
Publication of JPH04199929A publication Critical patent/JPH04199929A/ja
Application granted granted Critical
Publication of JP2744524B2 publication Critical patent/JP2744524B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、CCITT勧告G7勧告−707〜G709
規定タ、もしくはこれと同等の機能をもつデータ位置識
別子を有するフレーム形式を用いたデジタル通信装置、
デジタル回線試験における回線導通試験、回線品質測定
試験の際の、回線試験信号挿入方法に関するものである
〔従来の技術〕
データ位置識別子を用いるデジタル通信装置における試
験信号挿入法として従来室われてきた方法は、試験信号
発生器からの信号を試験信号挿入点に直接挿入するもの
であって、装置内の1個の試験信号発生器から同時に複
数本を、複数方向の回線に試験信号挿入を行うことが困
難である。第7図に従来技術の適用例としてCCITT
勧告、G707〜G709規定のアトミニストレージョ
ンユニット4(以後AU−4と記す)を単位として、回
線の多重分離変換を行う多重変換装置における試験信号
挿入の方法を示す。第7図において、101は局内伝送
路からの受信信号102のセクションオーバヘッドを終
端するSOH終端部である。103はAUポインタ変換
部であって、受信信号中のAUポインタを書き替えるこ
とにより、受信データを伝送路フレーム位相から装置内
フレーム位相に組み替えるものである。これによって。
異なる局内伝送路より受信したデータを、1本の局間伝
送路送出信号104に多重化収容することが可能になる
。これら複数本の局内伝送路からの信号に、並列処理型
5OH105でセクションオーバヘッド信号を付加した
のち、多重変換部106で多重変換して局間伝送路への
送出信号104とする。局間伝送路からの受信方向は上
記処理の逆変換であって、分離変換部107、並列型S
OH終端部108、並列処理型AUポインタ変換部10
9、SOH挿入部110からなる装置である。これらの
機能は局内伝送路送受信部111と局間伝送路送受信部
112に分割して収容される。これらの部分は、現用、
予備の二重化構成をとるため、現用予備切替部113が
設置されている。
本装置においては扱う回線単位がAU−4であるため、
回線試験は試験信号発生器114゜115でA’U−4
信号を発生し、これをセレクタ116.117,118
,119を介して被試験回線パスに挿入し、対向装置に
おいてこれを照合する方法によっている。また、対向装
置において。
試験回線を折り返して本装置でこれを照合する場合など
もある。つぎに上記試験信号について説明する。
CCITT勧告G7勧告−707〜G709規定線の試
験を行うためには、例えばrAS−82275、AP−
9451NNI  ANALYZER説明書J  (1
989,安藤電気株式会社)等に示されているように、
ヴアーチャルコンテナ(以下、VCと記す)領域の区切
りであるパスオーバヘッドを含んだVC信号を発生して
回線に挿入するとともに、フレーム内部における挿入V
C信号の位置を示すためにポインタを併せて挿入する必
要がある。したがって第7図に示す例において、試験信
号発生器114,115で発生する信号のフレーム構成
は第8図に示すようになる。これはVC−4バスオーバ
ヘッド201.AU−4ポインタ202をもつとともに
、セクションオーバヘッド挿入領域203をあらかじめ
空きとし、これ以外のペイロード領域204に試験バタ
ン信号を挿入したフレーム構造を有する。
ここで、局間伝送路送受信部112からの挿入を考える
と、セレクタ118を介して局間伝送路送信方向(以後
、S方向という)に挿入する場合は、この試験器出力信
号のフレーム位相をセレクタ118の位置(以後、S側
挿入ポイントと記す)のフレーム位相に合致させる必要
があり、セレクタ119を介して局間伝送路受信方向(
以後、R方向という)に挿入する場合は、この試験器出
力信号のフレーム位相をセレクタ119の位置(以後、
R側挿入ポイントと記す)のフレーム位相に合致させる
必要がある。このため、試験信号発生器に対して動作位
相の切替え制御信号120を与えている。したがって、
S方向とR方向とに同時に試験信号挿入を行うことはで
きない。また、上記のようにS側とR側とではフレーム
位相が異なるため、回線折り返し試験の際にフレーム位
相を変換するための、折り返し用AUポインタ変換部1
21.122,123,124が設けられている。
〔発明が解決しようとする課題〕
上記従来技術においては、S側挿入時とR側挿入時とで
試験信号発生器の動作位相を切り替えるため、1個の試
験信号発生器を用いてS側挿入とR側挿入とを同時に行
うことができない。S側挿入とR側挿入とを同時に行う
ためには、局間伝送路送受信部だけでもS側用とR側用
との2つの試験信号発生器をもつ必要があった。S側挿
入ポイントとR側挿入ポイントのフレーム位相が一致し
ている場合には、この問題はなくなるが、一般にはその
ような場合はまれである。例えば第7図の例では局内伝
送路送受信部の位置でS側とR側のフレーム位相を合わ
せると、局間伝送路送受信部の位置では、現用予備切替
部の通過遅延分の位相差がS側とR側とに生じ、局内伝
送路送受信部と局間伝送路送受信部の両方において、S
i位相とR側位相を一致させることはできない。また、
局内伝送路送受信部と局間伝送路送受信部でもフレーム
位相が異なっているため、両者の挿入ポイントに対して
1個の試験信号発生器を同時に接続することはできない
挿入ポイントごとにフレーム位相が異なることを示すも
う1つの例として、CCITT勧告G7勧告−707〜
G709規定ュータリユニット21 (以後、TU−2
1と記す)を単位として回線設定を行う回線設定装置に
おける従来技術例を第9図に示す。本装置は複数個の伝
送路送受信部301,302と回線設定部303とから
なり、各伝送路送受信部ではSOH終端およびATJポ
インタ変換部304,305でVC−32信号を抽出し
、この中に収容されているTU−21信号に対して多重
処理型TUポインタ変換部306゜307によるTUフ
レーム位相変換を施すことによって、装置に収容した全
てのTU倍信号フレーム位相を、伝送路フレーム位相か
ら装置内フレーム位相に変換する。このフレーム位相が
揃ったTU倍信号回線スイッチ操作を、回線設定部30
3で行うものである。本装置では、ある伝送路送受信部
から出力されたR方向信号出力308が回線設定部を通
って、別の伝送路送受信部のS方向信号入力309とな
るため、S側のフレーム位相がR側に比べて回線設定部
通過遅延分遅れている。したがって、回線折り返し試験
のためには、ポインタ変換部315,316,317,
318によるフレーム位相変換が必要である。
ここでの回線試験信号挿入時はTU−21単位で回線試
験信号の挿入を行うが、S側挿入ポイントとR側の挿入
ポイントのTUフレーム位相が異なるため、装置内の1
個の回線試験信号発生器310の信号を複数個所の挿入
ポイント311゜312.313,314に挿入すると
き、S方向だけの同時挿入か、R方向だけの同時挿入し
か行えない。
挿入される回線試験信号のフレーム位相を調整する手段
として、データメモリを用いた固定遅延を挿入する方法
も原理的には考えられるが、データ位置識別子を用いる
のは一般に高速信号の場合であるため、僅かな位相調整
でも大量のメモリを必要とすることになり、現実的な方
法ではない。
二のことは、送信側と受信側とのフレーム位相差を半固
定的に設定できる汎用的な挿入ポイント回路を構成する
上で障害になる。
本発明の目的は、上記のような一般的な装置構成におい
ても大量のメモリを用いることなく、1個の試験信号発
生器の信号を、複数個所複数方向の挿入ポイントに同時
に挿入可能にすることにある。
〔課題を解決するための手段〕
上記目的は、CCITT勧告G7勧告−707〜G70
9規定タ、もしくはこれと同等にフレーム中におけるデ
ータ位置を示す機能をもつデータ位置識別子を用いて、
複数本複数方向のデジタル回線の処理を行う装置の回線
試験信号挿入方法において5一定のフレーム位相で試験
信号発生器を動作させ、フレーム位相が異なる挿入ポイ
ントに対しては、上記データ位置識別子の書替えによる
フレーム位相変換を行って、試験信号の挿入を行うこと
で達成できる。このためのフレーム位相変換回路として
は試験信号挿入専用に設ける必要はなく、回線折り返し
用のフレーム位相変換部、または伝送路フレーム位相か
ら装置内フレーム位相へのフレーム位相変換部の機能を
用いればよいので、大きな回路追加を行うことなく上記
目的が達成される。これら既設のフレーム位相変換部の
機能のうち、回線試験信号挿入の際のフレーム位相変換
に使用するのは、バッファメモリ機能、バッファメモリ
書き込み読み出し制御機能、新規データ位置識別子演算
挿入機能である。
〔作用〕
フレーム位相変換部には、データ位置識別子受信処理部
、フレーム組替えのためのバッファメモリ、バッファメ
モリの書き込みおよび読み出し制御、新規データ位置識
別子演算および挿入の各機能が含まれている。これを用
いて挿入試験信号のフレーム位相を変換する場合には、
バッファメモリ、書き込みおよび読み出し制御部、新規
データ位置識別子演算および挿入部の機能を使用する。
通常の回線信号のフレーム位相変換を行う場合は、デー
タ位置識別子受信処理部は、回線信号中の識別子を調へ
てフレーム中におけるデータ位置等を判定し、他の部分
のための制御信号を発生する。上記制御信号に従って書
き込みおよび読み出し制御部は、バッファメモリの書き
込みアドレス信号、読み出しアドレス信号を発生する。
上記バッファメモリはFIF○(F 1rst I n
 F 1rstOut)動作で用い、書き込み側、読み
出し側ともセクションオーバヘッド用の空き領域などの
ように、伝達する必要がないデータのタイミングにおい
て、アドレスシフトを止めることによりフレーム組替え
を行うものである。したがって、メモリ容量はこの待ち
合わせに必要な容量ですみ、フレーム位相変換分の容量
は不要である。この制御のために、書き込み制御には書
き込み側のフレーム位相情報が、読み出し制御には読み
出し側のフレーム位相情報が供給される。
新規識別子演算および挿入部は、フレーム変換前の識別
子に基づいてフレーム変換後の識別子の値を算出し、フ
レーム位相変換後の信号の所定位置に挿入する。フレー
ム中におけるスタッフ操作の有無など、他に挿入すべき
情報がある場合はこれも併せて挿入する。
回線試験信号発生器の信号のフレーム位相変換を行う場
合は、データ位置識別子受信処理部から発生する制御信
号はフレーム位相変換に関与しない。試験信号発生器の
出力信号にはスタッフ操作等の特殊な処理がなされてい
ないため、書き込みアドレス信号は、試験信号発生器の
フレーム位相情報のみに基づいて生成することができる
。バッファメモリは書き込みデータとして試験信号発生
器の出力信号を選択する。新規識別子演算および挿入部
は、試験信号発生器のデータ位置識別子の値(固定値)
にもとづいてフレーム変換後の識別子の値を算出し、フ
レーム位相変換後の信号の所定位置に挿入する。
1個の試験信号発生器から出力された信号であっても、
上記のように各挿入ポイントごとに必要に応じてデータ
位置識別子の書替えによるフレーム位相変換を施せば、
複数個所、複数方向への同時挿入が可能になる。また、
上記方法によって試験信号挿入用フレーム位相変換部と
既設のフレーム位相変換部を共用化できるので、大きな
回路追加は不要である。共用化しているのは、バッファ
メモリ、書き込みおよび読み出し制御部、新規データ位
置識別子演算および挿入部だけであり、データ位置識別
子受信処理部は試験信号挿入のために使用していない。
データ位置識別子受信処理部は回線状態監視の機能を兼
ねている場合があるが、試験信号挿入時にその機能を止
める必要がないことも本方法の利点である。
〔実施例〕
つぎに本発明の実施例を図面とともに説明する。
第1図は本発明による回線試験信号挿入方法をAU−4
単位の多重分離変換を行う多重変換装置に適用した実施
例を示す図、第2図は上記実施例におけるポインタ変換
部の構成を示す図、第3図(a)、(b)は上記ポイン
タ変換部におけるフレーム位相変換をそれぞれ示す図、
第4図は本発明の他の実施例としてTU−21回線設定
装置へ適用した構成図、第5図は上記実施例における挿
入試験信号フレーム構成を示す図、第6図はTU−21
回線試試験量のフレーム位相変換を示す図である。第1
図において、401は局内伝送路送受信部、402は局
間伝送路送受信部、403は現用予備切替部であって、
つぎに述べる回線試験機能以外は第7図の装置と同じ構
成、機能を持つ。
404が本装置の試験信号発生器であって、1個の試験
信号発生器から装置内の全ての挿入ポイントに試験信号
を供給するように構成した例である。
上記例では、試験信号発生器404を局内伝送路送受信
部のR方向フレーム位相で動作させている。
したがって、局内伝送路送受信部のR方向挿入ポイント
のセレクタ405から挿入する場合は直接挿入するが、
それ以外の挿入ポイントのセレクタ406.407,4
08から挿入する場合はフレーム位相変換を行う。ここ
で、本装置では回線折り返し試験のための折り返し用ポ
インタ変換部を持っているが、回線折り返し試験と試験
信号挿入を同時には行わないため、折り返し用ポインタ
変換部409,410,411を挿入試験信号のフレー
ム位相変換に使用する。折り返し用ポインタ変換部やこ
れらの内部には、AUポインタ受信処理、VCバッファ
メモリ、バッファメモリの書き込みおよび読み出し制御
、新規ポインタ演算および挿入の機能が含まれている。
その動作を、局間伝送路送受信部のR方向挿入ポイント
408へ挿入する場合のポインタ変換部410を例にと
って説明する。ポインタ変換部410の内部構成を第2
図に示す。
まず、局間伝送路送受信部のS側AU−4信号501を
R側のAU−4フレ一ム位相に変換する場合の動作はつ
ぎのとおりである。R方向AU−4フレ一ム位相とS方
向AU−4フレ一ム位相がずれている場合は、第3図に
示すように、S側AU−471/−ムロ01内部のVC
−4データ602に対して、セクションオーバヘッド挿
入用領域603、AUポインタ挿入用領域604の位置
を変更することによって、R側AU−4フレーム605
とする変換が必要である。この時、AU−4フレームに
対するVC−4データの位置が変化するため、AUポイ
ンタを演算しなおし新規AUポインタ領域606に挿入
する。第3図において、(a)はフレーム位相変換前の
S側AU−4信号を示し、(b)はR側フレーム位相に
変換後のAU−4信号を示す。バッファメモリ502は
、上記フレーム組替えのためにVC−4データを通過さ
せるFIF○メモリとして用い、セクションオーバヘッ
ト挿入用領域、AUポインタ挿入用領域のタイミングで
書き込み、読み出しの待ち合わせを行うだけの容量を持
つ。書き込みおよび読み出し制御部503は、S側フレ
ーム位相情報506にもとづいてバッファメモリ502
の書き込みアドレス信号504を発生し、R@フレーム
位相情報507にもとづいて読み出しアドレス信号50
5を作成する。
ポインタ受信処理部508は、S方向信号内のAUポイ
ンタ604より、ジャスティフィケーション指示、ポイ
ンタ値、NDF (ポインタ変更指示子)、VC−4パ
スAIS警報を検出する。ここから新規ポインタ演算制
御および挿入制御信号として、新規ポインタ演算および
挿入部509へ送出されるのは、ジャスティフィケーシ
ョン指示信号510、ポインタ値511、NDF検出信
号512、VC−4パXAl5警報検出信号513であ
り、アドレス生成制御信号として書き込みおよび読み出
し制御部503へ送出されるのは、ジャスティフィケー
ション指示信号510である。
上記ジャスティフィケーション指示はAU−4フレ一ム
内部でスタッフ操作が行われていることを示すものであ
り、書き込みおよび読み出し制御部503におけるアド
レスシフト制御に必要であるとともに、新規ポインタ演
算および挿入部509において、再度ジャスティフィケ
ーション指示を挿入するために必要である。受信ポイン
タ値とS側、R側のAU−4フレ一ム位相差に応じて、
R側フレーム位相に変換した後のポインタ値が求められ
る。新規ポインタ演算および挿入部509において、上
記新規ポインタ値の算出と挿入を行う。
NDF(ポインタ変更指示子)検出信号512はポイン
タ値変更を指示するものであり、VC−4パスAIS警
報検出信号513は当該AU−4回線の断を示すもので
あって、これらが検出された場合は、新規ポインタ挿入
時にそれぞれNDF。
VC−4パスAIS警報を送出する。以上がポインタ書
替えによるフレーム位相変換の概要である。
つぎに、本発明では上記ポインタ変換部を用いて、回線
試験信号発生器の出力信号514のフレーム位相変換を
行うために、ANDゲーム515、書き込み制御部の動
作位相のセレクタ517、バッファメモリ書き込みデー
タのセレクタ518を設けている。挿入設定信号522
は通常111 IIで使用しII OIIとすることに
回線試験信号挿入動作を設定するものとする。この挿入
動作におけるフレーム位相変換について、つぎに説明す
る。
回線試験信号発生器の出力信号の場合はそのポインタ値
が固定値であり、NDF、VC−4パスAISも挿入さ
れていないのでその検出の必要はない。第8図に示す例
では、ポインタ値は0”である6したがって、書き込み
および読み出し制御部、新規ポインタ演算および挿入部
に与えるジャスティフィケーション指示、ポインタ値、
NDF (ポインタ変更識別子)信号、VC−4パスA
IS警報は、ANDゲート515を用いて″○′″固定
とする。書き込み制御は試験信号発生器のフレーム位相
情報516に基づいて動作させ、バッファメモリの入力
信号として試験信号発生器の出力信号を選択する。これ
らの選択はセレクタ517.518によって行われる。
これ以外は回線折り返し時と同じ動作でフレーム位相変
換が実行される。
なお、S側フレーム位相と回線試験信号発生器フレーム
位相が一致している場合は、書き込み制御用セレクタ5
17は不要である。また、第8図の挿入信号ではVC−
4ペイロード領域全てに試験バタン信号を挿入している
が、VC−4の中に内部フレーム構造をもつ場合もある
。また、ポインタ受信処理部508の検出情報は、S方
向回線状態、S方向VC−4データタイミングなどの情
報を含むため、監視制御部送出情報519、回線試験信
号照合部送出情報520を作成して、それぞれ監視制御
部1回線試験信号照合部へ送出している。本機能は試験
信号挿入時も動作しているため、試験信号挿入中でもS
方向回線状態監視、S方向VC−4データタイミングの
使用を継続して行うことができる。
つぎに第4図は、T U −21(F loating
Mode)単位の回線設定装置に本発明を適用した他の
実施例である。本実施例は複数の伝送路送受信部706
,707と回線設定部708からなり、回線試験機能以
外は第9図の装置と同じ構成、機能をもつ。多重処理型
TUポインタ変換部701゜702は複数系統のTUを
多重化した信号を出力する。試験信号発生器703もこ
れと同一数のTUを多重化した同一信号速度の信号を発
生するが、その一系統あたりのフレーム構成は第5図の
ようになっている。これは、ポインタを用いた回線の試
験を行うために、VC−21データ領域の区切りである
VC−21バスオーバヘツド801と、TU−217レ
一ム内部におけるVC−21データの位置を示すための
TU−21ポインタ802をもち、パスオーバヘットバ
イトを除いたVC−21領域803に試験バタン信号を
挿入したフレーム構造を有する。したがって、挿入ポイ
ントと試験信号発生器のTU−21フレ一ム位相が異な
っている場合、第6図のような形にフレーム変換する必
要がある。第6図において901はVC−21バスオー
バヘツト、903はVC−21データ領域であり、フレ
ーム変換前と同一の内容をもつ。これに対するTUフレ
ームの先頭を、TU−21フレ一ム位相の変換量904
だけ変換前に比してずらせたものであり、変換にともな
ってTU−21ポインタ902を新規に挿入しなおす。
本実施例ではこの変換のために、TU回線折り返し用ポ
インタ変換部704,705を用いている。これの内部
構成や動作原理は第2図で示したのと同様である。
〔発明の効果〕
上記のように本発明による回線試験信号挿入方法は、C
CITT勧告G7勧告−707〜G70ポインタ、もし
くはこれと同等にフレーム中におけるデータ位置を示す
機能をもつデータ位置識別子を用いて、複数本、複数方
向のデジタル回線の処理を行う装置の回線試験信号挿入
方法において、一定のフレーム位相で試験信号発生器を
動作させ、フレーム位相が異なる挿入ポイントに対して
は、上記データ位置識別子の書換えによるフレーム位相
変換を行って、試験信号の挿入を行うことにより、装置
内の1個の回線試験信号発生器から装置内の複数個所、
複数方向の挿入ポイントへ、試験信号を同時挿入するの
が可能となり、回線試験の効率化がはかれるほか、試験
信号発生器の設置数を削減することができる。また、試
験信号発生器を固定フレーム位相で動作させるため、制
御を簡単化することができる。このためのフレーム位相
変換手段としては、試験信号挿入用として専用に設ける
のではなく、既設のフレーム位相変換手段を用いるため
、大きな規模の回線追加は不要である。
この時、試験信号挿入用に共用化するのは、バッファメ
モリ機能、バッファメモリ書き込み読み出し制御機能、
新規データ位置識別子演算および挿入機能だけであるた
め、試験信号挿入時であっても通常回線信号に対するデ
ータ位置識別子受信処理機能の動作は止まらない。した
がって、本発明の適用によって、データ位置識別子を用
いた回線状態監視機能が制限されることはない。さらに
、本発明を適用した挿入ポイント回路は、送信側と受信
側のフレーム位相差に制約がないという汎用性があり、
LSI化に適している。
【図面の簡単な説明】
第1図は本発明による回線試験信号挿入方法をAU−4
単位の多重分離変換を行う多重変換装置に適用した実施
例を示す図、第2図は上記実施例におけるポインタ変換
部の構成を示す図、第3図は上記ポインタ変換部のフレ
ーム位相変換を示す図で、(a)はフレーム位相変換前
のS側AL7−4信号を示す図、(b)はR側フレーム
位相に変換後のAU−4信号を示す図、第4図は本発明
の他の実施例としてTU−21回線設定装置へ適用した
構成図、第5図は上記実施例における挿入試験信号フレ
ーム構成を示す図、第6図はTU−21回線試試験量の
フレーム位相変換を示す図、第7図は従来技術の一例と
してAU−4多重変換装置を示す図、第8図は上記従来
例装置における挿入試験信号フレームの構成を示す図、
第9図は他の従来例としてTU−21回線設定装置を示
す図である。 404.516,703・・・試験信号発生器409.
410,411・・折り返し用AUポインタ変換部 509・・・新規ポインタ演算および挿入部601・・
・フレーム位相変換前の5(IIIIIAU−4フレー
ム 605・・・フレーム位相変換後のAU−4フレーム 704.705・・・折り返しおよび挿入用TUポイン
タ変換部 代理人弁理士  中 村 純之助 / 6.05 第3図

Claims (1)

  1. 【特許請求の範囲】 1、CCITT勧告G707〜G709規定のポインタ
    、もしくはこれと同等にフレーム中におけるデータ位置
    を示す機能をもつデータ位置識別子を用いて、複数本、
    複数方向のデジタル回線の処理を行う装置の回線試験信
    号挿入方法において、一定のフレーム位相で試験信号発
    生器を動作させ、フレーム位相が異なる挿入ポイントに
    対しては、上記データ位置識別子の書替えによるフレー
    ム位相変換を行って、試験信号の挿入を行うことを特徴
    とする回線試験信号挿入方法。 2、上記試験信号挿入用のフレーム位相変換は、回線折
    り返し用のフレーム位相変換部、あるいは伝送路フレー
    ム位相を装置内フレーム位相に変換する位相変換部の変
    換手段として、バッファメモリ機能、バッファメモリ書
    き込み読み出し制御機能、新規データ位置識別子挿入機
    能等を共同に用いることを特徴とする特許請求の範囲第
    1項に記載した回線試験信号挿入方法。 3、CCITT勧告G707〜G709規定のポインタ
    、もしくはこれと同等にフレーム中におけるデータ位置
    を示す機能をもつデータ位置識別子を用いて、複数本、
    複数方向のデジタル回線の処理を行うデジタル通信装置
    もしくはデジタル回線試験装置において、1個の装置内
    の複数個所の試験信号挿入ポイントに、データ位置識別
    子の書替えによるフレーム位相変換手段を設けたことを
    特徴とするデジタル通信もしくはデジタル回線試験装置
JP2325991A 1990-11-29 1990-11-29 回線試験信号挿入方法およびデジタル回線試験装置 Expired - Fee Related JP2744524B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2325991A JP2744524B2 (ja) 1990-11-29 1990-11-29 回線試験信号挿入方法およびデジタル回線試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2325991A JP2744524B2 (ja) 1990-11-29 1990-11-29 回線試験信号挿入方法およびデジタル回線試験装置

Publications (2)

Publication Number Publication Date
JPH04199929A true JPH04199929A (ja) 1992-07-21
JP2744524B2 JP2744524B2 (ja) 1998-04-28

Family

ID=18182881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2325991A Expired - Fee Related JP2744524B2 (ja) 1990-11-29 1990-11-29 回線試験信号挿入方法およびデジタル回線試験装置

Country Status (1)

Country Link
JP (1) JP2744524B2 (ja)

Also Published As

Publication number Publication date
JP2744524B2 (ja) 1998-04-28

Similar Documents

Publication Publication Date Title
US5367395A (en) Apparatus for detection and location of faults in two-way communication through single optical path
US6917584B2 (en) Channel reassignment method and circuit for implementing the same
JPH02226926A (ja) 多重チャネルpcmタイプのリング上にhdlcフレームを伝送するためのシステム
JP2600596B2 (ja) クロスコネクト装置
US4805171A (en) Unitary PCM rate converter and multiframe buffer
US5825821A (en) Hitless switch device and method of switching between different paths
EP0543327B1 (en) A synchronous optical multiplexing system
US6633537B1 (en) Hitless path switching ring network, hitless path switching transmission system, node device for a hitless path switching ring network, and failure occurrence-time hitless path switching transmission method in a ring network
US5406548A (en) Line accommodation circuit capable of switching from an active system to a standby system without a loss of a communication information signal
JP2804126B2 (ja) フレーム位相変換方法および信号伝送方法
JPH04199929A (ja) 回線試験信号挿入方法およびデジタル回線試験装置
JPH07297803A (ja) データ速度変換装置
JP2611805B2 (ja) 伝送路切替方式
JPH05219046A (ja) 固定フォーマットフレーム伝送ネットワークのためのフレーム伝送デバイス
JP2868398B2 (ja) 伝送路切替装置
IE861563L (en) Wideband connection in switching network
US6763038B1 (en) Light transmission equipment
JPH01263566A (ja) 伝送遅延差測定方式
JPH1093536A (ja) 伝送装置のユニット間インタフェース方式
JPH05183469A (ja) 伝送路切替方式
JP3170827B2 (ja) ポーリングデータ収集システム
KR20000034420A (ko) 광가입자 전송장치에서의 계위단위신호 및 관리단위신호에 대한 타임 슬롯 스위칭 장치
JPH10135923A (ja) 無瞬断sdh伝送システム
JPS61101142A (ja) デ−タ保護回路
KR960002688B1 (ko) 이중링 구조하의 모듈통신을 위한 송신 장치

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees