JPH04199947A - Ｃｐｕ搭載ユニットの試験方法 - Google Patents
Ｃｐｕ搭載ユニットの試験方法Info
- Publication number
- JPH04199947A JPH04199947A JP2331123A JP33112390A JPH04199947A JP H04199947 A JPH04199947 A JP H04199947A JP 2331123 A JP2331123 A JP 2331123A JP 33112390 A JP33112390 A JP 33112390A JP H04199947 A JPH04199947 A JP H04199947A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- cpu
- tester
- external bus
- setting switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ＣＰＵを搭載したユニットを試験する時に、そのユニッ
ト上にある設定スイッチ等によるパラメータ設定機能が
正常か否かを試験する試験方法に関し、 設定スイッチにより設定されるパラメータを参照しなか
らＣＰＵが処理を行うユニットの、設定スイッチの動作
試験を行うための専用ソフトウェアやハードウェアを部
分を成るべく無くすことによって、製品ユニット上の実
装領域の拡大と素子節減による低僅格化を図ることを目
的とし、設定スイッチによってパラメータが設定される
ＣＰＵを有し、インタフェイスＲＡＭを介して外部バス
にデータ送受を行うように構成された被試験ユニットに
おいて、該設定スイッチの動作試験を行う方法であって
、リセットパルス送出手段と表示器とを有するユニット
試験器を前記外部バスを介して該被試験ユニットに接続
し、該被試験ユニットが前記リセットパルスにより前記
設定スイッチの設定値をインタフェイスＲＡ Ｍに書き
込んだ後に、該ユニット試験器が該インタフェイスＲＡ
Ｍ上の前記設定値を読み出して表示器に表示させるよう
に構成する。
ト上にある設定スイッチ等によるパラメータ設定機能が
正常か否かを試験する試験方法に関し、 設定スイッチにより設定されるパラメータを参照しなか
らＣＰＵが処理を行うユニットの、設定スイッチの動作
試験を行うための専用ソフトウェアやハードウェアを部
分を成るべく無くすことによって、製品ユニット上の実
装領域の拡大と素子節減による低僅格化を図ることを目
的とし、設定スイッチによってパラメータが設定される
ＣＰＵを有し、インタフェイスＲＡＭを介して外部バス
にデータ送受を行うように構成された被試験ユニットに
おいて、該設定スイッチの動作試験を行う方法であって
、リセットパルス送出手段と表示器とを有するユニット
試験器を前記外部バスを介して該被試験ユニットに接続
し、該被試験ユニットが前記リセットパルスにより前記
設定スイッチの設定値をインタフェイスＲＡ Ｍに書き
込んだ後に、該ユニット試験器が該インタフェイスＲＡ
Ｍ上の前記設定値を読み出して表示器に表示させるよう
に構成する。
本発明は、ＣＰＵを搭載したユニットを試験する時に、
そのユニット上にある設定スイッチ等によるパラメータ
設定機能が正常か否かを試験する試験方法に関する。
そのユニット上にある設定スイッチ等によるパラメータ
設定機能が正常か否かを試験する試験方法に関する。
第３図は、従来のＣＰＵ搭載ユニットの試験方法を示す
図である。
図である。
例えば伝送装置等においては、チャネル盤と呼ばれる複
数の通信処理ユニット（プリント板ユニット）をチャネ
ルバンク・コントローラ（ＣｈａｎｎｅＩ Ｂａｎｋ
Ｃｏｎｔｒｏｌｅｒ）と呼ばれる監視制御ユニットが管
理するようになっている。監視制御ユニットは、内蔵す
るマイクロプロセッサ（以ＴＣＰＵと称する）の制御に
より複数の被監視部（プリント板パッケージ）に対して
通信条件の初期設定や、障害情報や属性情報の収集を行
う。第３図はこのような監視制御ユニットの概略を示す
もので、監視制御ユニットｌはＣＰＵＩＩ、インターフ
ェイスＲＡＭ１２、外部バス接続部１３等が同一プリン
ト板に搭載されたもので、伝送装置に実装されると外部
バス信号線１４を介して複数の被監視部３と接続される
。
数の通信処理ユニット（プリント板ユニット）をチャネ
ルバンク・コントローラ（ＣｈａｎｎｅＩ Ｂａｎｋ
Ｃｏｎｔｒｏｌｅｒ）と呼ばれる監視制御ユニットが管
理するようになっている。監視制御ユニットは、内蔵す
るマイクロプロセッサ（以ＴＣＰＵと称する）の制御に
より複数の被監視部（プリント板パッケージ）に対して
通信条件の初期設定や、障害情報や属性情報の収集を行
う。第３図はこのような監視制御ユニットの概略を示す
もので、監視制御ユニットｌはＣＰＵＩＩ、インターフ
ェイスＲＡＭ１２、外部バス接続部１３等が同一プリン
ト板に搭載されたもので、伝送装置に実装されると外部
バス信号線１４を介して複数の被監視部３と接続される
。
被監視部３もマイクロプロセッサ３１や外部バス接続部
３２を有し、外部バス信号線１４を介して制御監視ユニ
ットのインタフェイスＲＡＭ１２を共用して、監視制御
ユニットのＣＰＵＩＩとの間で、コマンドやデータの送
受を行う。
３２を有し、外部バス信号線１４を介して制御監視ユニ
ットのインタフェイスＲＡＭ１２を共用して、監視制御
ユニットのＣＰＵＩＩとの間で、コマンドやデータの送
受を行う。
インタフェイスＲＡＭ１２は、メモリセルに対して独立
した２つのアクセス系統（ポート）を有するいわゆるデ
ュアルポー） ＲＡ Ｍて、同一ハラケーン内の自ＣＰ
ＵＩＩとは内部ハスｌｌａで、また被監視部のＣＰＵ３
１とは外部バス接続部１３．３２を介して外部ハス信号
線１４て接続され両方のバスから独立にアクセスするこ
とが可能な構造となっており、処理速度の高速化のため
に用いられているものである。
した２つのアクセス系統（ポート）を有するいわゆるデ
ュアルポー） ＲＡ Ｍて、同一ハラケーン内の自ＣＰ
ＵＩＩとは内部ハスｌｌａで、また被監視部のＣＰＵ３
１とは外部バス接続部１３．３２を介して外部ハス信号
線１４て接続され両方のバスから独立にアクセスするこ
とが可能な構造となっており、処理速度の高速化のため
に用いられているものである。
なお外部ハス接続部１３．３２はバスバッファやコネク
タからなるものである。
タからなるものである。
監視制御ユニットのＣＰＵＩＩはメインプログラム１６
に制御されて被監視ユニットのデータを集めて編集や加
工して上位装置に送出する等の所定の監視制御処理を行
う。
に制御されて被監視ユニットのデータを集めて編集や加
工して上位装置に送出する等の所定の監視制御処理を行
う。
また監視制御ユニット１には、監視制御の対象となるパ
ッケージ数や外部バスを介したデータ送受の通信速度等
のパラメータを装置の運用条件に合わせて初期設定する
ために設定スイッチ１５が設けられおり、本来の監視制
御処理に先立ってパラメータが人手により設定され、以
後の運用時にはメインプロクロラムはこの設定パラメー
タを参照して処理を行う。
ッケージ数や外部バスを介したデータ送受の通信速度等
のパラメータを装置の運用条件に合わせて初期設定する
ために設定スイッチ１５が設けられおり、本来の監視制
御処理に先立ってパラメータが人手により設定され、以
後の運用時にはメインプロクロラムはこの設定パラメー
タを参照して処理を行う。
ところで、このようなユニットの製造工程の最終の試験
段階で、設定スイッチ１５が正常に機能するか否かを試
験する必要がある。しかしこの設定スイッチによる設定
データはＣＰＵＩＩが行う監視制御処理の実行段階てＣ
ＰＵによりユニット１の内部で参照されるものであるた
め、設定値をユニットの外部から調べることが困難な構
造となっている。
段階で、設定スイッチ１５が正常に機能するか否かを試
験する必要がある。しかしこの設定スイッチによる設定
データはＣＰＵＩＩが行う監視制御処理の実行段階てＣ
ＰＵによりユニット１の内部で参照されるものであるた
め、設定値をユニットの外部から調べることが困難な構
造となっている。
そこで、この設定スイッチの従来の試験方法は、被試験
ユニットとなる監視制御ユニットのＣＰＵ１１は内蔵す
る試験用プロクラム１７゛ を実行することによって、
設定スイッチ１５の設定データを通信用制御用部（ＬＳ
Ｉ）１８で通信線用データに変換し、通信用端子１９を
介してパーソナルコンピュータ等の試験器３に送信する
。このようにしてユニット外部に取り出された設定デー
タは試験器３のＣＲＴ上に表示され、試験者はこの表示
データと設定スイッチの設定状態と比較して設定データ
が正しくＣＰＵに読み出されるようになっているかとう
かを確認していた。
ユニットとなる監視制御ユニットのＣＰＵ１１は内蔵す
る試験用プロクラム１７゛ を実行することによって、
設定スイッチ１５の設定データを通信用制御用部（ＬＳ
Ｉ）１８で通信線用データに変換し、通信用端子１９を
介してパーソナルコンピュータ等の試験器３に送信する
。このようにしてユニット外部に取り出された設定デー
タは試験器３のＣＲＴ上に表示され、試験者はこの表示
データと設定スイッチの設定状態と比較して設定データ
が正しくＣＰＵに読み出されるようになっているかとう
かを確認していた。
上記従来の試験方法では、設定スイッチの動作試験のと
きだけに使用される通信用端子や通信用ＬＳＩを製品ユ
ニット上に設け、さらにＣＰＵには設定値を読出して通
信線から送出する処理を行う試験用プログラムを内蔵さ
せる必要があった。
きだけに使用される通信用端子や通信用ＬＳＩを製品ユ
ニット上に設け、さらにＣＰＵには設定値を読出して通
信線から送出する処理を行う試験用プログラムを内蔵さ
せる必要があった。
このため製造段階での試験が終わった後にこれらのハー
ドウェアやソフトウェアが残ってしまい製品コストがア
ップするという問題があった。
ドウェアやソフトウェアが残ってしまい製品コストがア
ップするという問題があった。
本発明は上記問題点に鑑み創出さたもので、設定スイッ
チにより設定されるパラメータを参照しなからＣＰＵが
処理を行うユニットの、設定スイッチの動作試験を行う
ための専用ソフトウェアやハードウェアを部分を成るべ
く無くすことによって、製品ユニット上の実装領域の拡
大と素子節減による低価格化を図ることを目的とする。
チにより設定されるパラメータを参照しなからＣＰＵが
処理を行うユニットの、設定スイッチの動作試験を行う
ための専用ソフトウェアやハードウェアを部分を成るべ
く無くすことによって、製品ユニット上の実装領域の拡
大と素子節減による低価格化を図ることを目的とする。
第１図は本発明のＣＰＵ搭載ユニットの試験方法の構成
図である。
図である。
上記課題は、第１図に示すように、
設定スイッチ１５によってパラメータが設定されるＣＰ
ＵＩＩを有し、インタフェイスＲＡＭ１２を介して外部
バス１４にデータ送受を行うように構成された被試験ユ
ニット１において、該設定スイッチ■５の動作試験を行
う方法であって、 リセットパルス送出手段２４と表示器２３とを有するユ
ニット試験器２を前記外部バス１４を介して該被試験ユ
ニットｌに接続し、該被試験ユニットが前記リセットパ
ルスにより前記設定スイッチ１５の設定値をインタフェ
イスＲＡＪｖｉ１２に書き込んだ後に、該ユニット試験
器２は該インタフェイスＲＡＭ上の前記設定値を読み出
して表示器に表示させるようにしたことを特徴とする本
発明のＣＰＵ搭載ユニットの試験方法により解決される
。
ＵＩＩを有し、インタフェイスＲＡＭ１２を介して外部
バス１４にデータ送受を行うように構成された被試験ユ
ニット１において、該設定スイッチ■５の動作試験を行
う方法であって、 リセットパルス送出手段２４と表示器２３とを有するユ
ニット試験器２を前記外部バス１４を介して該被試験ユ
ニットｌに接続し、該被試験ユニットが前記リセットパ
ルスにより前記設定スイッチ１５の設定値をインタフェ
イスＲＡＪｖｉ１２に書き込んだ後に、該ユニット試験
器２は該インタフェイスＲＡＭ上の前記設定値を読み出
して表示器に表示させるようにしたことを特徴とする本
発明のＣＰＵ搭載ユニットの試験方法により解決される
。
ユニット試験器２のリセットパルス送出手段２４が、被
試験ユニット１のＣＰＵＩＩヘリセットパルスを送出す
ると、被試験ユニットの試験プログラムが起動する。こ
のプロクラムの最初に設けられた試験サブルーチンによ
り、ＣＰＵは設定スイッチ１５の内容を読み込み内部ハ
スを介してインタフェイスＲＡＭＩ２に書き込む。ユニ
ット試験器のＣＰＵ２１は外部バス１４を介してインタ
フェイスＲＡＭ１２の書込状態を監視しており設定スイ
ッチ１５の全ての設定値の書込み終了を確認できたら、
外部バス１４を介してインタフェイスＲＡＭの内容を読
出し表示器２３にその値を表示させる。被試験ユニット
が本来の処理動作のために内蔵しているＣＰＵ１ｌとイ
ンタフェイスＲＡＭ１２及び外部ハス接続部１３を介し
て設定スイッチ１５の設定値を外部に読み出すので、個
々の被試験ユニットに設定スイッチ試験専用のハードウ
ェアを設ける必要がない。
試験ユニット１のＣＰＵＩＩヘリセットパルスを送出す
ると、被試験ユニットの試験プログラムが起動する。こ
のプロクラムの最初に設けられた試験サブルーチンによ
り、ＣＰＵは設定スイッチ１５の内容を読み込み内部ハ
スを介してインタフェイスＲＡＭＩ２に書き込む。ユニ
ット試験器のＣＰＵ２１は外部バス１４を介してインタ
フェイスＲＡＭ１２の書込状態を監視しており設定スイ
ッチ１５の全ての設定値の書込み終了を確認できたら、
外部バス１４を介してインタフェイスＲＡＭの内容を読
出し表示器２３にその値を表示させる。被試験ユニット
が本来の処理動作のために内蔵しているＣＰＵ１ｌとイ
ンタフェイスＲＡＭ１２及び外部ハス接続部１３を介し
て設定スイッチ１５の設定値を外部に読み出すので、個
々の被試験ユニットに設定スイッチ試験専用のハードウ
ェアを設ける必要がない。
またＣＰＵを介してインタフェイスＲＡＭに設定データ
を書き込むのは本来のメイン処理の前に簡単なプログラ
ムを挿入すればよいのでソフトウェアの規模はさほど増
大しない。ユニット試験器はＣＰＵと表示器（例えばＬ
ＥＤ）を設定スイッチに対応して配列したもの）のを有
する簡単な装置で済む。
を書き込むのは本来のメイン処理の前に簡単なプログラ
ムを挿入すればよいのでソフトウェアの規模はさほど増
大しない。ユニット試験器はＣＰＵと表示器（例えばＬ
ＥＤ）を設定スイッチに対応して配列したもの）のを有
する簡単な装置で済む。
以下添付図面ににより本発明の詳細な説明する。
第１図は、本発明のＣＰＵ搭載ユニットの試験方法の構
成図、第２図は被試験ユニットとユニット試験器間のプ
ロトコルを示す図である。なお全図を通じて同一符号は
同一対象物を表す。
成図、第２図は被試験ユニットとユニット試験器間のプ
ロトコルを示す図である。なお全図を通じて同一符号は
同一対象物を表す。
第１図において本発明による被試験ユニットｌは、第３
図で前述した従来の被試験ユニットの通信制御部１８及
び通信端子１９を削除し、本来のメインプロクラム１６
の前に置かれる試験用プログラム１７′ がハードウニ
エア状態（スイッチ設定値）をインターフニスＲＡＭ１
２に書き込む比較的単純なプログラム１７に変更されて
いることである。また被試験ユニット１はリセットパル
ス入力端子１３ａを有するが、装置に実装された使用状
態で本来の処理を行うため従来技術でも設けられている
ものである。
図で前述した従来の被試験ユニットの通信制御部１８及
び通信端子１９を削除し、本来のメインプロクラム１６
の前に置かれる試験用プログラム１７′ がハードウニ
エア状態（スイッチ設定値）をインターフニスＲＡＭ１
２に書き込む比較的単純なプログラム１７に変更されて
いることである。また被試験ユニット１はリセットパル
ス入力端子１３ａを有するが、装置に実装された使用状
態で本来の処理を行うため従来技術でも設けられている
ものである。
そして２のユニット試験器は、リセットパルス送出手段
２４を含むＣＰＵ２１と、設定スイッチのビット数に対
応するＬＥＤ等の簡単な表示器２３とを有し、該ＣＰＵ
２１は外部バス接続部２２を介して外部バス１４に接続
可能に構成されている。
２４を含むＣＰＵ２１と、設定スイッチのビット数に対
応するＬＥＤ等の簡単な表示器２３とを有し、該ＣＰＵ
２１は外部バス接続部２２を介して外部バス１４に接続
可能に構成されている。
被試験ユニット１をユニット試験器２に挿着すると、ユ
ニット試験器のＣＰＵ２１は外部バス接続部２１、外部
バス１４、外部バス接続部１３を介して、被試験ユニッ
トｌのインタフェイスＲＡＭ１２に接続されて、ユニッ
ト外部からアクセス可能となる。
ニット試験器のＣＰＵ２１は外部バス接続部２１、外部
バス１４、外部バス接続部１３を介して、被試験ユニッ
トｌのインタフェイスＲＡＭ１２に接続されて、ユニッ
ト外部からアクセス可能となる。
この状態で、第２図に示す手順により試験が行われる。
まず、ユニット試験器から被試験ユニットへリセットパ
ルスが送出される。このリセットパルスによって被試験
ユニットのＣＰＵが試験用プログラムを実行し、設定ス
イッチの設定値をインタフェイスＲＡＭに転送する。一
方、ユニット試験器は、外部バスを介してインタフェイ
スＲＡＭをサンプリング監視（チエツクサム等で）して
全ての設定値の転送が確認されたら読出しを行い表示器
にその値を表示する。試験者は被試験ユニットの設定ス
イッチの状態が試験器の表示器に表示された値と同じで
あることを目視確認することによって、被試験ユニット
の設定スイッチが正しく機能していることを容易に確認
することかできる。
ルスが送出される。このリセットパルスによって被試験
ユニットのＣＰＵが試験用プログラムを実行し、設定ス
イッチの設定値をインタフェイスＲＡＭに転送する。一
方、ユニット試験器は、外部バスを介してインタフェイ
スＲＡＭをサンプリング監視（チエツクサム等で）して
全ての設定値の転送が確認されたら読出しを行い表示器
にその値を表示する。試験者は被試験ユニットの設定ス
イッチの状態が試験器の表示器に表示された値と同じで
あることを目視確認することによって、被試験ユニット
の設定スイッチが正しく機能していることを容易に確認
することかできる。
この被試験ユニットが例えば監視制御装置に実装されて
実際に使用されるときには、ＣＰＵのリセットがなされ
るたびにこのスイッチ設定値転送用の試験プログラムが
最初に実行されるがこの実行時間は短いので本来のメイ
ン処理に影響することはない。
実際に使用されるときには、ＣＰＵのリセットがなされ
るたびにこのスイッチ設定値転送用の試験プログラムが
最初に実行されるがこの実行時間は短いので本来のメイ
ン処理に影響することはない。
以上の述べたように、本発明は被試験ユニットが製品と
しての本来の機能である監視制御処理等を行うために元
々有するＣＰＵ、インタフェイスＲＡＭ、外部バス接続
部等を利用し、簡単な試験用プログラムを付加するだけ
で、ユニット内部でしか使用されないスイッチ設定デー
タを外部に取り出すものである。そして簡単な試験器で
これを表示させるものである。これによってシステム運
用時には邪魔である製造試験用のハードウェアを削除で
き、またソフトウェアの複雑化を防止することができる
。
しての本来の機能である監視制御処理等を行うために元
々有するＣＰＵ、インタフェイスＲＡＭ、外部バス接続
部等を利用し、簡単な試験用プログラムを付加するだけ
で、ユニット内部でしか使用されないスイッチ設定デー
タを外部に取り出すものである。そして簡単な試験器で
これを表示させるものである。これによってシステム運
用時には邪魔である製造試験用のハードウェアを削除で
き、またソフトウェアの複雑化を防止することができる
。
以上説明した如く本発明によれば、被試験ユニットが本
来の機能のために備えているインターフェースＲＡＭと
外部バス接続部を用いて、簡単な試験用プログラムの付
加によりユニットの設定スイッチの動作試験を行うこと
が可能となりζ試験専用の部品の削除によりコストを低
減できる。
来の機能のために備えているインターフェースＲＡＭと
外部バス接続部を用いて、簡単な試験用プログラムの付
加によりユニットの設定スイッチの動作試験を行うこと
が可能となりζ試験専用の部品の削除によりコストを低
減できる。
第１図は、本発明のＣＰＵ搭載ユニットの試験方法の構
成図、 第２図は被試験ユニットとユニット試験器間のプロトコ
ルを示す図、 第３図は従来のＣＰＵ搭載ユニットの試験方法を示す図
、 である。 図において、 １−被試験ユニット（製品ユニット、監視制御ユニット
等）、 １１．２１−ＣＰ Ｕ ：１２
インタフェイスＲＡ Ｍ、 １３−外部バス接続部、 １４−外部バス、１５−・−
設定スイッチ、 １７・試験用プログラム、２−ユニ
ット試験器、 ２２−・外部バス接続部、２３−表示器
、 ２４・リセットパルス送出手段、 である。 １破試験二二・ノト ン 磁二ニー・ト１視験器 不た明のＣＰｔＪ塔載二ニー・トの試験方法の４成５二
二・・ト試験器 ネ反試験二ニー・トネ皮埃
験ユニ、２・トとユニント試験益間の１゛ロトコ１しに
ネすｇ 第 ２ 図
成図、 第２図は被試験ユニットとユニット試験器間のプロトコ
ルを示す図、 第３図は従来のＣＰＵ搭載ユニットの試験方法を示す図
、 である。 図において、 １−被試験ユニット（製品ユニット、監視制御ユニット
等）、 １１．２１−ＣＰ Ｕ ：１２
インタフェイスＲＡ Ｍ、 １３−外部バス接続部、 １４−外部バス、１５−・−
設定スイッチ、 １７・試験用プログラム、２−ユニ
ット試験器、 ２２−・外部バス接続部、２３−表示器
、 ２４・リセットパルス送出手段、 である。 １破試験二二・ノト ン 磁二ニー・ト１視験器 不た明のＣＰｔＪ塔載二ニー・トの試験方法の４成５二
二・・ト試験器 ネ反試験二ニー・トネ皮埃
験ユニ、２・トとユニント試験益間の１゛ロトコ１しに
ネすｇ 第 ２ 図
Claims (1)
- 設定スイッチ（１５）によってパラメータが設定され
るＣＰＵ（１１）を有し、インタフェイスＲＡＭ（１２
）を介して外部バス（１４）にデータ送受を行うように
構成された被試験ユニット（１）において、該設定スイ
ッチ（１５）の動作試験を行う方法であって、リセット
パルス送出手段（２４）と表示器（２３）とを有するユ
ニット試験器（２）を前記外部バス（１４）を介して該
被試験ユニット（１）に接続し、該被試験ユニット（１
）が前記リセットパルスにより前記設定スイッチ（１５
）の設定値をインタフェイスＲＡＭ（１２）に書き込ん
だ後に、該ユニット試験器（２）が該インタフェイスＲ
ＡＭ（１２）上の前記設定値を読み出して前記表示器（
２３）に表示させるようにしたことを特徴とするＣＰＵ
搭載ユニットの試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2331123A JPH04199947A (ja) | 1990-11-29 | 1990-11-29 | Ｃｐｕ搭載ユニットの試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2331123A JPH04199947A (ja) | 1990-11-29 | 1990-11-29 | Ｃｐｕ搭載ユニットの試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04199947A true JPH04199947A (ja) | 1992-07-21 |
Family
ID=18240129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2331123A Pending JPH04199947A (ja) | 1990-11-29 | 1990-11-29 | Ｃｐｕ搭載ユニットの試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04199947A (ja) |
-
1990
- 1990-11-29 JP JP2331123A patent/JPH04199947A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4886601B2 (ja) | Ｕｓｂインタフェース設備に対して操作を行う装置及び方法 | |
| JPS60144851A (ja) | チヤネル制御装置 | |
| US6067506A (en) | Small computer system interface (SCSI) bus backplane interface | |
| JPH04199947A (ja) | Ｃｐｕ搭載ユニットの試験方法 | |
| EP0569128A2 (en) | Extended high-speed testing of microprocessor-based devices | |
| JP3105103B2 (ja) | 電子制御ユニットの調整装置 | |
| JPS59202547A (ja) | デバツグ装置 | |
| JPH0399334A (ja) | プログラム・ダウンロード式エミュレータ | |
| JP2752911B2 (ja) | ポート接続確認方法 | |
| JP2998439B2 (ja) | 回線制御装置 | |
| JP2765659B2 (ja) | データ処理装置の自己テスト方式 | |
| JPS583246B2 (ja) | デ−タ処理システム | |
| JP2543843B2 (ja) | マルチプロセツサシステム | |
| JPS6234261A (ja) | メモリのアクセス状況監視装置 | |
| JPS6159558A (ja) | Ｄｍａ診断方式 | |
| JPH03292540A (ja) | 計算機異常診断装置 | |
| JPH079636B2 (ja) | バス診断装置 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPH0675813A (ja) | 外部記憶装置の疑似障害発生方法 | |
| JPH07244633A (ja) | インタフェース装置 | |
| JPH0993211A (ja) | 通信機器の検査システム | |
| JPS60245052A (ja) | デ−タ処理システム | |
| JP2006235665A (ja) | コマンドテスタ | |
| JPS6197579A (ja) | マイクロプロセツサを使用した製品の試験方法 | |
| JPH05250204A (ja) | Ｌｓｉ化されたａｓｉｃマイコン |