JPH04200015A - 位相同期ループ - Google Patents
位相同期ループInfo
- Publication number
- JPH04200015A JPH04200015A JP2332862A JP33286290A JPH04200015A JP H04200015 A JPH04200015 A JP H04200015A JP 2332862 A JP2332862 A JP 2332862A JP 33286290 A JP33286290 A JP 33286290A JP H04200015 A JPH04200015 A JP H04200015A
- Authority
- JP
- Japan
- Prior art keywords
- locked loop
- phase
- converter
- output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、位相同期ループ（Ｐ Ｌ Ｌ）に関し、更に
詳しくは、電圧制御発振器（ＶＣＯ）の制御電源の改良
に関する。
詳しくは、電圧制御発振器（ＶＣＯ）の制御電源の改良
に関する。
〈従来の技術〉
第３図は一般的な位相同期ループの回路図である。図に
おいて、１は位相比較器であり、一方の入力端子には周
波数ｆ２．．の基準入力信号が加えられている。２は位
相比較器１の出力を増幅するチャージポンプであって、
位相比較器１の出力信号か加えられるとともに、電源回
路３から駆動電圧か加えられている。４はローパスフィ
ルタであり、チャージポンプ２の出力端子に接続されて
いる。５は電圧制御発振器（ＶＣＯ）であり、該フィル
タ４の出力端子に接続されている。６は分周器であり、
入力端子は電圧制御発振器５の出力端子に接続され、出
力端子は位相比較器１の他方の入力端子に接続されてい
る。
おいて、１は位相比較器であり、一方の入力端子には周
波数ｆ２．．の基準入力信号が加えられている。２は位
相比較器１の出力を増幅するチャージポンプであって、
位相比較器１の出力信号か加えられるとともに、電源回
路３から駆動電圧か加えられている。４はローパスフィ
ルタであり、チャージポンプ２の出力端子に接続されて
いる。５は電圧制御発振器（ＶＣＯ）であり、該フィル
タ４の出力端子に接続されている。６は分周器であり、
入力端子は電圧制御発振器５の出力端子に接続され、出
力端子は位相比較器１の他方の入力端子に接続されてい
る。
このような構成の回路において、出力周波数範囲を広く
するためには電圧制御発振器５の■内周波数の可変範囲
を大きくしなければならず、電源回路３からチャージポ
ンプ２に加える電圧を３０Ｖ程度と他の回路よりも高く
する必要かある。
するためには電圧制御発振器５の■内周波数の可変範囲
を大きくしなければならず、電源回路３からチャージポ
ンプ２に加える電圧を３０Ｖ程度と他の回路よりも高く
する必要かある。
〈発明か解決しようとする課題〉
しかし゛ながら、このような電源回路３をＤＣ／ＤＣコ
ンバータで実現しようとすると、そのスイッチングノイ
スか出力信号に影響を及はさないようにするために強力
なフィルタを設ける等の対策をしなければならず、コス
トか高くなるという問題かある。
ンバータで実現しようとすると、そのスイッチングノイ
スか出力信号に影響を及はさないようにするために強力
なフィルタを設ける等の対策をしなければならず、コス
トか高くなるという問題かある。
本発明の目的は、このような点に鑑みてなされたもので
、低廉な回路構成で出力周波数範囲が広くスプリアスの
少ない出力か得られる位相同期ループを実現しようとす
るものである。
、低廉な回路構成で出力周波数範囲が広くスプリアスの
少ない出力か得られる位相同期ループを実現しようとす
るものである。
く課題を解決するための手段〉
上記課題を解決する本発明は、
ループ内にチャージポンプを含む位相同期ループにおい
て、 該位相同期ループの基準入力信号をスイッチング信号と
するＤＣ／ＤＣコンバータを設け、前記チャージポンプ
を該Ｄ Ｃ／Ｄ Ｃコンバータの出力電圧で駆動するよ
うにしたことを特徴とするものである。
て、 該位相同期ループの基準入力信号をスイッチング信号と
するＤＣ／ＤＣコンバータを設け、前記チャージポンプ
を該Ｄ Ｃ／Ｄ Ｃコンバータの出力電圧で駆動するよ
うにしたことを特徴とするものである。
く作用〉
一般に、位相同期ループでは、位相比較器の出力信号に
現れる基準信号周波数のノイズを低減するために、ルー
プ定数とは無関係のローパスフィルタが使われる。
現れる基準信号周波数のノイズを低減するために、ルー
プ定数とは無関係のローパスフィルタが使われる。
本発明では、ＤＣ／ＤＣコンバータのスイッチング信号
としてループの基準入力信号を用いるようにしているの
で、該ＤＣ／ＤＣコンバータの出力電圧についてもフィ
ルタにょるノイズ低減効果か得られる。
としてループの基準入力信号を用いるようにしているの
で、該ＤＣ／ＤＣコンバータの出力電圧についてもフィ
ルタにょるノイズ低減効果か得られる。
〈実施例〉
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図は本発明に係る位相同期ループの原理回路図であ
り、第３図と共通する部分には同一の番号を付けてそれ
らの説明は省略する。図において、７はスイッチング型
のＤＣ／ＤＣコンバータである。該ＤＣ／ＤＣコンバー
タ７はスイッチング信号として周波数ｆ７１．のループ
の基準入力信号を用いている。該ＤＣ／ＤＣコンバータ
７は他の回路と比較して高い３０Ｖ程度の電圧を出方す
るものであって、その出力電圧はチャージポンプ２に加
えられている。
り、第３図と共通する部分には同一の番号を付けてそれ
らの説明は省略する。図において、７はスイッチング型
のＤＣ／ＤＣコンバータである。該ＤＣ／ＤＣコンバー
タ７はスイッチング信号として周波数ｆ７１．のループ
の基準入力信号を用いている。該ＤＣ／ＤＣコンバータ
７は他の回路と比較して高い３０Ｖ程度の電圧を出方す
るものであって、その出力電圧はチャージポンプ２に加
えられている。
このような構成において、ローパスフィルタ４の特性は
位相比較器１から出力される基準信号の周波数成分子
ｔｅｌのノイズを低減するようにループ定数とは無関係
に選定されている。本発明で用いるＤＣ／ＤＣコンバー
タ７もスイッチング信号としてループの基準入力信号を
用いているのでスイッチンク周波数はｆ７．１になり、
該ＤＣ／ＤＣコンバータ７の出力電圧についてもローパ
スフィルタ４によるノイズ低減効果か得られ、スプリア
スの少ない出力が得られる。
位相比較器１から出力される基準信号の周波数成分子
ｔｅｌのノイズを低減するようにループ定数とは無関係
に選定されている。本発明で用いるＤＣ／ＤＣコンバー
タ７もスイッチング信号としてループの基準入力信号を
用いているのでスイッチンク周波数はｆ７．１になり、
該ＤＣ／ＤＣコンバータ７の出力電圧についてもローパ
スフィルタ４によるノイズ低減効果か得られ、スプリア
スの少ない出力が得られる。
第２図は本発明に係る位相同期ループの一実施例の回路
図であり、第１図と共通する部分には同一の番号を付け
てそれらの説明は省略する。図において、基準入力信号
の周波数は１． Ｍ Ｈｚに設定されている。チャージ
ポンプ２を構成する演算増幅器の駆動電圧としてＤＣ／
ＤＣコンバータ７から＋３０Ｖが印加されている。フィ
ルタ４としては、カットオフ周波数ｆ、が３００ＫＨｚ
のローパスフィルタ（アディショナルフィルタ）４１と
ＩＭＨｚに対して急峻な減衰特性を持ったノツチフィル
タ４２とが縦列接続されたものを用いる。
図であり、第１図と共通する部分には同一の番号を付け
てそれらの説明は省略する。図において、基準入力信号
の周波数は１． Ｍ Ｈｚに設定されている。チャージ
ポンプ２を構成する演算増幅器の駆動電圧としてＤＣ／
ＤＣコンバータ７から＋３０Ｖが印加されている。フィ
ルタ４としては、カットオフ周波数ｆ、が３００ＫＨｚ
のローパスフィルタ（アディショナルフィルタ）４１と
ＩＭＨｚに対して急峻な減衰特性を持ったノツチフィル
タ４２とが縦列接続されたものを用いる。
分周器６として分周比が１／１００〜１／２００に設定
されたものを用いる。
されたものを用いる。
このような回路構成にすることより、電圧制御発振器５
の出力周波数をＩＭＨｚの周波数分解能で１００ＭＨｚ
から２００ＭＨｚまで変化させることができる。
の出力周波数をＩＭＨｚの周波数分解能で１００ＭＨｚ
から２００ＭＨｚまで変化させることができる。
なお、具体的な数値は実施例に限定されるものではなく
、用途に応して適切な値に設定すればよい。
、用途に応して適切な値に設定すればよい。
〈発明の効果〉
以上詳細に説明したように、本発明によれば、次のよう
な効果かある。
な効果かある。
ＤＣ／ＤＣコンバータのスイッチング信号としてループ
の基準入力信号を用いているのでループの基準信号のノ
イズ成分を低減するために設けられているフィルタによ
るノイズ低減効果を利用でき、ＤＣ／ＤＣコンバータの
スイッチング信号の周波数成分を低減するためのフィル
タを別途に設けることなく廉価なループ回路構成スプリ
アスの少ない出力が得られる。
の基準入力信号を用いているのでループの基準信号のノ
イズ成分を低減するために設けられているフィルタによ
るノイズ低減効果を利用でき、ＤＣ／ＤＣコンバータの
スイッチング信号の周波数成分を低減するためのフィル
タを別途に設けることなく廉価なループ回路構成スプリ
アスの少ない出力が得られる。
第１図は本発明に係る位相同期ループの原理回路図、
第２図は本発明に係る位相同期ループの一実施例を示す
回路図、 第３図は従来の位相同期ループの一例を示す回路図であ
る。
回路図、 第３図は従来の位相同期ループの一例を示す回路図であ
る。
Claims (1)
- 【特許請求の範囲】 ループ内にチャージポンプを含む位相同期ループにおい
て、 該位相同期ループの基準入力信号をスイッチング信号と
するＤＣ／ＤＣコンバータを設け、前記チャージポンプ
を該ＤＣ／ＤＣコンバータの出力電圧で駆動するように
したことを特徴とする位相同期ループ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2332862A JPH04200015A (ja) | 1990-11-29 | 1990-11-29 | 位相同期ループ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2332862A JPH04200015A (ja) | 1990-11-29 | 1990-11-29 | 位相同期ループ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04200015A true JPH04200015A (ja) | 1992-07-21 |
Family
ID=18259635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2332862A Pending JPH04200015A (ja) | 1990-11-29 | 1990-11-29 | 位相同期ループ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04200015A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6150879A (en) * | 1997-09-22 | 2000-11-21 | Nec Corporation | Semiconductor apparatus for use in low voltage power supply |
-
1990
- 1990-11-29 JP JP2332862A patent/JPH04200015A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6150879A (en) * | 1997-09-22 | 2000-11-21 | Nec Corporation | Semiconductor apparatus for use in low voltage power supply |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5789947A (en) | Phase comparator | |
| JPH02244820A (ja) | Ｐｌｌ回路 | |
| EP0903860A1 (en) | PLL frequency synthesizer | |
| US5757216A (en) | Electronic device using phase synchronous circuit | |
| JP2001512948A (ja) | 段階制御型周波数合成装置 | |
| US4797637A (en) | PLL frequency synthesizer | |
| JPH04200015A (ja) | 位相同期ループ | |
| US4453138A (en) | Broadband injection locked oscillator system | |
| US5365202A (en) | PLL frequency synthesizer using plural phase comparisons | |
| JP2843728B2 (ja) | パルス幅変調増幅回路 | |
| JPH104350A (ja) | Ｐｌｌ−ｉｃ、およびこれを用いたｐｌｌモジュール | |
| JP3638124B2 (ja) | クロック信号回路及び該クロック信号回路を搭載した電子装置搭載機器 | |
| JP3163808B2 (ja) | 二重ループ構造を持つｐｌｌ回路 | |
| JPS5938761Y2 (ja) | Ｐｌｌ回路のロ−パスフィルタ | |
| JPH01282926A (ja) | 位相同期発振器 | |
| JP3797791B2 (ja) | Ｐｌｌシンセサイザ発振器 | |
| JP3008938B1 (ja) | Ｐｌｌ回路 | |
| JPS62286319A (ja) | 位相同期回路 | |
| JPH0797745B2 (ja) | 位相同期回路 | |
| JPH02154524A (ja) | シンセサイザ | |
| JPS5816278Y2 (ja) | 分周器 | |
| JP2917360B2 (ja) | 位相ロックループ回路 | |
| JP3161970B2 (ja) | 周波数シンセサイザ | |
| JPH0766630A (ja) | Ｐｌｌ同期検波器 | |
| JPH0317453Y2 (ja) |