JPH0797745B2 - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH0797745B2 JPH0797745B2 JP62186654A JP18665487A JPH0797745B2 JP H0797745 B2 JPH0797745 B2 JP H0797745B2 JP 62186654 A JP62186654 A JP 62186654A JP 18665487 A JP18665487 A JP 18665487A JP H0797745 B2 JPH0797745 B2 JP H0797745B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- harmonic
- controlled oscillator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/10—Indirect frequency synthesis using a frequency multiplier in the phase-locked loop or in the reference signal path
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は無線機に使用する位相同期回路に関するもので
ある。
ある。
従来の位相同期回路，いわゆるPLL回路は、その基本構
成を第４図に示すように、基準信号発生器１と、位相比
較器（PD）２と、低域通過フイルタ（LPF）３と、電圧
制御発振器（以下、VCOと略称す）４と、可変分周器６
とから構成されている。そして、位相比較器２の比較信
号としてVCO4の基本波foを可変分周器６により分周した
信号を用いており、PLL系が安定となつた状態では基準
信号発生器１よりの基準周波数frと等しくなる。これに
より、可変分周器６の分周数をＭとすれば、上記VCO4の
基本波foと基準信号発生器１の基準周波数frとは、 fo＝Ｍ・fr （１） となり、出力の周波数間隔Δｆは Δｆ＝（Ｍ＋１）fr−Ｍfr＝fr （２） と基準周波数frと等しくなる。したがつて、出力信号の
周波数間隔を小さくするには、基準周波数frを低くする
必要がある。
成を第４図に示すように、基準信号発生器１と、位相比
較器（PD）２と、低域通過フイルタ（LPF）３と、電圧
制御発振器（以下、VCOと略称す）４と、可変分周器６
とから構成されている。そして、位相比較器２の比較信
号としてVCO4の基本波foを可変分周器６により分周した
信号を用いており、PLL系が安定となつた状態では基準
信号発生器１よりの基準周波数frと等しくなる。これに
より、可変分周器６の分周数をＭとすれば、上記VCO4の
基本波foと基準信号発生器１の基準周波数frとは、 fo＝Ｍ・fr （１） となり、出力の周波数間隔Δｆは Δｆ＝（Ｍ＋１）fr−Ｍfr＝fr （２） と基準周波数frと等しくなる。したがつて、出力信号の
周波数間隔を小さくするには、基準周波数frを低くする
必要がある。
ところで、無線機でPLL回路を送信に使用する場合、VCO
4または基準信号に音声（300〜3KHz）の変調を行う方法
が一般的に採られている。VCO4で変調を行う場合は、低
域通過フイルタ３で音声成分を減衰させないため、PLL
回路の自然周波数fnを300Hz以下とする必要があるが、P
LLの引込み時間はfnに反比例しており、引込みの遅延を
生じる。一方、基準信号で変調を行つた場合には、低域
通過フイルタ３で音声成分を通過する必要があり、上記
自然周波数fnを3KHz以上にする必要があり、引込みの遅
延の問題は生じない。しかし、PLL回路には、基準信号f
rのもれによりSN比が劣化するという問題があり、fnをf
r以下とする必要があり、基準信号に変調を行う方式で
は、3KHz以下の周波数間隔の実現は不可能である。
4または基準信号に音声（300〜3KHz）の変調を行う方法
が一般的に採られている。VCO4で変調を行う場合は、低
域通過フイルタ３で音声成分を減衰させないため、PLL
回路の自然周波数fnを300Hz以下とする必要があるが、P
LLの引込み時間はfnに反比例しており、引込みの遅延を
生じる。一方、基準信号で変調を行つた場合には、低域
通過フイルタ３で音声成分を通過する必要があり、上記
自然周波数fnを3KHz以上にする必要があり、引込みの遅
延の問題は生じない。しかし、PLL回路には、基準信号f
rのもれによりSN比が劣化するという問題があり、fnをf
r以下とする必要があり、基準信号に変調を行う方式で
は、3KHz以下の周波数間隔の実現は不可能である。
このように、上記した従来の位相同期回路において、そ
の出力の周波数間隔を小さくするためには位相比較器の
基準周波数を低くする必要が生じ、また、変調方式によ
りPLLの引込みの遅延や出力周波数間隔の限界という問
題が生じていた。
の出力の周波数間隔を小さくするためには位相比較器の
基準周波数を低くする必要が生じ、また、変調方式によ
りPLLの引込みの遅延や出力周波数間隔の限界という問
題が生じていた。
本発明はかかる従来の問題点を解決するためになされた
ものであり、その目的は、出力周波数間隔の整数倍の基
準周波数で動作することのできる位相同期回路を提供す
ることにある。
ものであり、その目的は、出力周波数間隔の整数倍の基
準周波数で動作することのできる位相同期回路を提供す
ることにある。
上記目的を達成するために、本発明は、基準信号発生器
と、位相比較器と、低域通過フイルタと、VCOと、可変
分周器とから構成される位相同期回路において、前記VC
Oと可変分周器の間に、該VCOの出力の基本波を減衰して
任意の高調波を増幅する高調波選択増幅回路を設けたも
のである。
と、位相比較器と、低域通過フイルタと、VCOと、可変
分周器とから構成される位相同期回路において、前記VC
Oと可変分周器の間に、該VCOの出力の基本波を減衰して
任意の高調波を増幅する高調波選択増幅回路を設けたも
のである。
したがつて、本発明においては、高調波選択増幅回路で
選択した高調波の次数をＮとすれば、位相比較器の比較
信号周波数は、 となり、基準周波数frと等しいため、これらは となる。よつて、出力の周波数間隔Δｆは となり、従来例の方式（Ｎ＝１の場合）に比べて、同じ
基準周波数frでは周波数間隔を小さくすることができ
る。
選択した高調波の次数をＮとすれば、位相比較器の比較
信号周波数は、 となり、基準周波数frと等しいため、これらは となる。よつて、出力の周波数間隔Δｆは となり、従来例の方式（Ｎ＝１の場合）に比べて、同じ
基準周波数frでは周波数間隔を小さくすることができ
る。
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。
する。
第１図は本発明による位相同期回路の一実施例を示すブ
ロツク図であり、同図において第４図と同一部分は同一
符号を示している。ここで、位相比較器２には基準信号
発生器１から発生する基準信号と可変分周器６の出力が
比較信号としてそれぞれ入力されており、この位相比較
器２は、それら両信号を位相比較しその位相差に比例し
た電圧を低域通過フイルタ３に出力する。この低域通過
フイルタ３は位相比較器２からの出力電圧に含まれる高
周波を除去し、その電圧を制御電圧としてVCO4に加え
る。これにより、VCO4はその制御電圧に対応した周波数
の出力を発振し、その出力が本回路の出力信号として取
り出されるとともに、高調波選択増幅回路５を介して、
VCO4の出力の或る高調波成分のみ可変分周器６に入力さ
れるものとなつている。
ロツク図であり、同図において第４図と同一部分は同一
符号を示している。ここで、位相比較器２には基準信号
発生器１から発生する基準信号と可変分周器６の出力が
比較信号としてそれぞれ入力されており、この位相比較
器２は、それら両信号を位相比較しその位相差に比例し
た電圧を低域通過フイルタ３に出力する。この低域通過
フイルタ３は位相比較器２からの出力電圧に含まれる高
周波を除去し、その電圧を制御電圧としてVCO4に加え
る。これにより、VCO4はその制御電圧に対応した周波数
の出力を発振し、その出力が本回路の出力信号として取
り出されるとともに、高調波選択増幅回路５を介して、
VCO4の出力の或る高調波成分のみ可変分周器６に入力さ
れるものとなつている。
次に、上記実施例構成の動作について説明する。VCO4の
出力には、第２図に示すように、基本波foの他に該基本
波の整数倍の高調波２fo，・・・・Ｎfo等を含んでお
り、この信号が高調波選択増幅回路５に入力されると、
この増幅回路５は、第３図に示すように、任意の高調波
のうち高レベルな信号Ｎfoのみを選択増幅して、可変分
周器６に入力する。このとき、通常、可変分周器６は、
入力信号に含まれる多数の周波数成分の内で、最大レベ
ルの周波数を動作周波数として動作する。従つて、第１
図において、高調波選択増幅回路５で選択増幅した高調
波の次数をＮとすると、可変分周器６の動作入力周波数
は、Ｎ×foとなる。また、可変分周器６の分周数をＭと
すれば、位相比較器２の比較信号周波数は、Ｎ・fo/Mと
なり、PLL系が安定した状態では、基準周波数frと等し
くなり、 が成立する。これにより、VCO4の出力として基本波foと
した場合の周波数間隔Δｆは となる。これによつて、本発明では、同一の周波数間隔
Δｆの要求に対し、基準周波数frとして任意の整数倍の
周波数で実現することが可能となる。従つて、3KHz以下
の周波数間隔の要求に対して、VCO4に変調を行う方式で
しか実現できなかつたものが、基準信号に変調を行う方
式での実現が可能となり、PLLの引込み時間の短い周波
数シンセサイザが実現できる。
出力には、第２図に示すように、基本波foの他に該基本
波の整数倍の高調波２fo，・・・・Ｎfo等を含んでお
り、この信号が高調波選択増幅回路５に入力されると、
この増幅回路５は、第３図に示すように、任意の高調波
のうち高レベルな信号Ｎfoのみを選択増幅して、可変分
周器６に入力する。このとき、通常、可変分周器６は、
入力信号に含まれる多数の周波数成分の内で、最大レベ
ルの周波数を動作周波数として動作する。従つて、第１
図において、高調波選択増幅回路５で選択増幅した高調
波の次数をＮとすると、可変分周器６の動作入力周波数
は、Ｎ×foとなる。また、可変分周器６の分周数をＭと
すれば、位相比較器２の比較信号周波数は、Ｎ・fo/Mと
なり、PLL系が安定した状態では、基準周波数frと等し
くなり、 が成立する。これにより、VCO4の出力として基本波foと
した場合の周波数間隔Δｆは となる。これによつて、本発明では、同一の周波数間隔
Δｆの要求に対し、基準周波数frとして任意の整数倍の
周波数で実現することが可能となる。従つて、3KHz以下
の周波数間隔の要求に対して、VCO4に変調を行う方式で
しか実現できなかつたものが、基準信号に変調を行う方
式での実現が可能となり、PLLの引込み時間の短い周波
数シンセサイザが実現できる。
以上説明したように本発明の位相同期回路は、可変分周
器で分周するVCOの出力を基本波でなく高調波とする高
調波選択増幅回路を、該VCOと可変分周器の間に設ける
ことにより、同一の周波数間隔で基準周波数を高くする
ことができるので、引込み時間の高速化をはかることが
できる。これによつて、基準信号に変調を行う基準信号
変調方式で出力周波数間隔の小さい位相同期回路が実現
可能となる利点を有する。
器で分周するVCOの出力を基本波でなく高調波とする高
調波選択増幅回路を、該VCOと可変分周器の間に設ける
ことにより、同一の周波数間隔で基準周波数を高くする
ことができるので、引込み時間の高速化をはかることが
できる。これによつて、基準信号に変調を行う基準信号
変調方式で出力周波数間隔の小さい位相同期回路が実現
可能となる利点を有する。
第１図は本発明の一実施例を示すブロツク図、第２図は
第１図のVCOの出力信号の一般的なスペクトラムを示す
図、第３図は第１図における可変分周器の入力信号のス
ペクトラムを示す図、第４図は従来の一例を示すブロツ
ク図である。 １……基準信号発生器、２……位相比較器（PD）、３…
…低域通過フイルタ（LPF）、４……電圧制御発振器（V
CO）、５……高調波選択増幅回路、６……可変分周器。
第１図のVCOの出力信号の一般的なスペクトラムを示す
図、第３図は第１図における可変分周器の入力信号のス
ペクトラムを示す図、第４図は従来の一例を示すブロツ
ク図である。 １……基準信号発生器、２……位相比較器（PD）、３…
…低域通過フイルタ（LPF）、４……電圧制御発振器（V
CO）、５……高調波選択増幅回路、６……可変分周器。
Claims (1)
- 【請求項１】電圧制御発振器の出力周波数を可変分周器
で分周しその分周出力と基準信号発生器出力の位相を位
相比較器で比較し、その比較結果を低域通過フィルタを
介して前記電圧制御発振器に供給する位相同期回路にお
いて、 前記電圧制御発振器と前記可変分周器の間に、該電圧制
御発振器の出力の基本波を減衰し任意の高調波を増幅す
る高調波選択増幅回路を設け、 前記基準信号発生器で発生する基準周波数を前記高調波
選択増幅回路で増幅した高調波の次数に周波数間隔を乗
じた値とすることを特徴とする位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62186654A JPH0797745B2 (ja) | 1987-07-28 | 1987-07-28 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62186654A JPH0797745B2 (ja) | 1987-07-28 | 1987-07-28 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6432532A JPS6432532A (en) | 1989-02-02 |
| JPH0797745B2 true JPH0797745B2 (ja) | 1995-10-18 |
Family
ID=16192352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62186654A Expired - Lifetime JPH0797745B2 (ja) | 1987-07-28 | 1987-07-28 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797745B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0903860A1 (en) | 1997-09-17 | 1999-03-24 | Matsushita Electric Industrial Co., Ltd. | PLL frequency synthesizer |
| JP4650534B2 (ja) | 2008-07-25 | 2011-03-16 | ブラザー工業株式会社 | 電子写真感光体 |
-
1987
- 1987-07-28 JP JP62186654A patent/JPH0797745B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6432532A (en) | 1989-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5259007A (en) | Phase locked loop frequency synthesizer | |
| EP0500516A2 (en) | Broad band frequency synthesizer for quick frequency retuning | |
| US4459560A (en) | Plural phase locked loop frequency synthesizer | |
| US4797637A (en) | PLL frequency synthesizer | |
| JPH0797745B2 (ja) | 位相同期回路 | |
| JP2877185B2 (ja) | クロック発生器 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JPH0758636A (ja) | 周波数シンセサイザ | |
| JPS6135601A (ja) | 変調器 | |
| JPS6333381Y2 (ja) | ||
| JPS62285521A (ja) | 周波数シンセサイザ | |
| JP3248453B2 (ja) | 発振装置 | |
| JPH11330962A (ja) | Ｐｌｌシンセサイザ発振器 | |
| JPH07260923A (ja) | レーダ装置用送信源 | |
| JPS6298806A (ja) | Ｆｍ変調器 | |
| JPS6143321Y2 (ja) | ||
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JP3163808B2 (ja) | 二重ループ構造を持つｐｌｌ回路 | |
| JPS5811140B2 (ja) | 原子発振器 | |
| JP2000068746A (ja) | Ｆｍ変調回路 | |
| JP2001527313A (ja) | 位相同期ループ周波数発生源におけるロードプルを減少させる方法と装置 | |
| JPH02272913A (ja) | Ｐｌｌ回路 | |
| JPS61163719A (ja) | 周波数シンセサイザ方式 | |
| JPH011335A (ja) | 雑音発生防止回路付送信機 | |
| JPH02260714A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071018 Year of fee payment: 12 |