JPH0420011A - 光結合型リレー回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、光結合方式を用いて入出力回路間を絶縁した
光結合型のリレー回路に関するものである。

［従来の技術１ 第２図は従来の光結合型リレー回路を示す回路図である
。この回路にあっては、入力端子１０ａ１０ｂ間に接続
された発光ダイオードｌが発生する光信号を、フォトダ
イオードアレイ２が受光して光起電力を発生し、この光
起電力を抵抗９を介して出力用ＭＯＳＦＥＴ３のゲート
・ソース間に印加するものである。出力用ＭＯＳＦＥＴ
３のゲート及びソースには、デプレンンジン型のＪＦＥ
Ｔよりなる制御用トランジスタ８のドレイン・ソースが
接続されており、このトランジスタ８のゲート・ソース
間は抵抗９の両端に接続されている。また、出力用ＭＯ
ＳＦＥＴ３のゲート、ソース間の電荷の蓄積時間の短縮
のために、ドレイン・ゲート間にダイオード６とフォト
トランジスタ５の直列回路よりなる高速化回路が接続さ
れている。

この光結合型リレー回路において、発光ダイオード１に
入力信号が印加され、フォトダイオードアレイ２に光起
電力が発生すると、デプレッション型の制御トランジス
タ８のドレイン・ソース間と抵抗９を介して光を流が流
れ、抵抗９の両端に電圧が発生する。この電圧により制
御トランジスタ８が高抵抗状態にバイアスされるので、
出力用ＭＯＳ　Ｆ　ＥＴ　３のゲート・ソース間にフォ
トダイオードアレイ２の光起電力が印加されて出力用Ｍ
ＯＳＦＥＴ３がオン状態となる。この時、発光ダイオー
ド１からの光信号を受けて短絡状態となったフォトトラ
ンジスタ５を介して出力用ＭＯＳＦＥＴ３のドレインか
らゲートへ電荷が流れ込み、出力用ＭＯＳＦＥＴ３のオ
ン時間を大幅に短縮する。また、出力用ＭＯＳＦＥＴ３
がオン状態になると、ドレイン電位がゲート電位よりも
低（なるが、これによってゲートからドレインに電荷が
流れようとするのをドレイン・ゲート間のダイオード６
が防いでいる。

次に、発光ダイオード１への入力信号が遮断されると、
フォトダイオードアレイ２の光起電力が消失し、抵抗９
の両端電圧が消失するので、デプレッション型の制御ト
ランジスタ８はオン状態に戻る。また、これと同時にフ
ォトトランジスタ５がオフ状態となるので、出力用ＭＯ
ＳＦＥＴ３のゲート・ソース間の蓄積電荷は制御トラン
ジスタ８を介して放電され、出力用ＭＯＳＦＥＴ３はオ
フ状態となる。

［発明が解決しようとする課題］ −Ｃに、半導体リレーはオン・オフ時のスイッチング速
度の高速性が要求されており、出力端子間にＭＯＳを用
いた半導体リレーのスイッチング速度は、ＭＯＳのゲー
ト・ソース間電荷の充電・放電時間に大きく依存してい
る。この為、第２図に示す従来回路にあっては、オン時
に出力用ＭＯＳＦＥＴ３のドレイン・ゲート間のフォト
トランジスタ５に光信号が印加されることによってドレ
イン・ゲート間が短絡状態になり、ドレインからゲート
に電荷が流れ込むため、ドレイン・ゲート間に回路がな
いリレーと比べるとオン時間は大幅に短縮されている。

その反面、フォトトランジスタ５は光信号が遮断されて
からコレクタ・エミッタ間が開放するまでの応答が遅い
ため、オフ時に出力用ＭＯＳＦＥＴ３のドレインからゲ
ートに電荷が流れ込んでしまい、ドレイン・ゲート間に
回路がないリレーと比べるとオフ時間は大きく遅れてし
まうという問題があった。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、前記従来回路のオン時の高速性
を住かしつつ、オフ時間の短縮が図れる光結合型のリレ
ー回路を提供することにある。

［ｉ題を解決するための手段］ 本発明に係る光結合型リレー回路にあっては、上記課題
を解決するため、第１図に示すように、入力信号に応答
して光信号を発生する発光ダイオード１と、発光ダイオ
ード１の光信号を受光するように配置したフォトダイオ
ードアレイ２と、フォトダイオードアレイ２の光起電力
をゲート・ソース間に印加されてドレイン・ソース間の
導通状態と非導通状態が切り替わる出力用のＭＯＳＦＥ
Ｔ３と、出力用ＭＯＳＦＥＴ３のゲート、ソース間のＭ
積ｉＩｉ荷の放電径路を形成する制御回路４とを備えた
光結合型リレー回路ムこおいて、前記出力用ＭＯＳＦＥ
Ｔ３のドレイン・ゲート間に、前記発光ダイオードＩの
光信号を受光するように配置したフォトトランジスタ５
よ逆流阻止用ダイオード６よりなる直列回路を接続する
とともに、前記出力用ＭＯＳＦＥＴ３のオフ時に前記フ
ォトトランジスタ５が完全に開放するまで出力用ＭＯＳ
ＦＥＴ３のドレイン・ゲート間を開放する定電圧素子７
を前記直列回路に挿入したことを特徴とするものである
。

［作　用Ｊ 本発明にあっては、出力用ＭＯＳＦＥＴ３のドレイン・
ゲート間に接続したダイオード６とフォトトランジスタ
５の直列回路に、しきい値の高い定電圧素子７を介在し
たため、光信号が遮断されてから出力用ＭＯＳＦＥＴ３
のドレイン・ゲート間電圧が定電圧素子３のしきい値電
圧に至るまでの間は、出力用ＭＯＳＦＥＴ３のドレイン
・ゲート間は完全に開放状態であり、フォトトランジス
タ５のコレクタ・エミンタ間が開放するまでの応答の遅
れをこれによりカバーして、より速いオフ時間を実現す
る。

［実施例１ 第１図は本発明の一実施例を示す回路図で、発光ダイオ
ード１は入力端子１０ａ、１０ｂ間に接続され、フォト
ダイオードアレイ２及びフォトトランジスタ５と光結合
されており、フォトダイオードアレイ２の正極は出力用
ＭＯＳＦＥＴ３のゲートに、負極は抵抗９を介してＭＯ
ＳＦＥＴ３のソースにそれぞれ接続されている。出力用
ＭＯＳＦＥＴ３のゲートには、デプレッション型のＪＰ
ＥＴよりなるノーマリ・オン型の制御用トランジスタ８
のドレインが接続され、この制御用トランジスタ８のソ
ースは出力用ＭＯＳＦＥＴ３のソースに、ゲートはフォ
トダイオードアレイ２の負極に接続されている。出力用
ＭＯＳＦＥＴ３のドレインは一方の出力端子１１ａに、
ソースは他方の出力端子１１ｂに接続され、出力端子１
１ａ、１１ｂ間には直流電源１２と負荷１３との直列回
路が接続されている。また、出力用ＭＯＳＦＥＴ３のド
レインには、ダイオード６のアノードが接続され、ダイ
オード６のカソードには、ドレインとゲートを短絡した
定電圧素子７としてのＭＯＳＦＥＴのドレイン側が接続
されている。定電圧素子７のソース側は、フォトトラン
ジスタ５のコレクタと接続され、フォトトランジスタ５
のエミフタは、出力用ＭＯＳＦＥＴ３のゲートと接続さ
れている。

次に、上記実施例の動作を説明する。まず、入力端子１
０ａ、１０ｂ間に入力信号が通電されると、発光ダイオ
ード１が光信号を発生し、この光信号をフォトダイオー
ドアレイ２が受光し、光起電力を発生する。この光起電
力によってデプレッンヨン型の制御トランジスタ８のド
レイン・ソース間と抵抗９を介して光電流が流れ、抵抗
９の両端に電圧が発生する。

この電圧により、制御用トランジスタ８が高抵抗状態に
バイアスされるので、出力用ＭＯＳＦＥＴ３のゲート・
ソース間にフォトダイオードアレイ２の光起電力が印加
される。一方、発光ダイオード１からの光信号をフォト
トランジスタ５が受光することにより、出力用ＭＯＳＦ
ＥＴ３のドレイン・ゲート間が短絡状態になり、ドレイ
ン・ゲート間電圧が定電圧素子７のしきい値電圧に至る
まで、ドレインからゲートへと電荷が流れ込み、フォト
ダイオードアレイ２からの光起電力と合わせて、２速に
出力用ＭＯＳＦＥＴ３がオン状態に至る。

入力端子１０ａ、１０ｂ間への入力信号が遮断されると
、フォトダイオードアレイ２の端子間の光起電力が消滅
し、制御用トランジスタ８がオン状態となり、これを介
して出力用ＭＯＳＦＥＴ３のゲート・ソース間電荷が放
電する。

一方、フォトトランジスタ５はオフ時の応答速度が遅い
ため、入力信号が遮断された後も通電状態が存在するが
、出力用ＭＯＳＦＥＴ３のドレイン・ゲート間電圧が定
電圧素子７のしきい値電圧以上になるまでは、定電圧素
子７は開放している。また、出力用ＭＯＳＦＥＴ３のド
レイン・ゲート間電圧が定電圧素子７のしきい値電圧以
上になる時には、フォトトランジスタ５は殆ど開放して
いるため、オフ時の出力用ＭＯＳＦＥＴ３のドレインか
らゲートへの電荷の流れは最小限に食い止められ、急速
にオフ状態へと至る。

なお、上記実施例においては、出力用ＭＯＳＦＥＴ３の
ゲート・ソース間の蓄積電荷の放電径路を形成する制御
回路４を制御用トランジスタ８と抵抗９で構成したが、
これに限定されるものでないのは勿論である。

し発明の効果］ 本発明にあっては、出力用ＭＯＳ　Ｆ　ＥＴのドレイン
・ソース間のダイオードとフォトトランジスタよりなる
オン時間の高速化回路に定電圧素子を挿入することによ
り、オフ時の出力用ＭＯＳＦＥＴのドレインからゲート
への電荷の漏れを防ぐことができ、オフ時間を短縮でき
る。従って、本発明によれば、前記従来回路のオン時の
高速性を生かしつつ、オフ時間を短縮できる光結合型リ
レー回路が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は従来
例を示す回路図である。 １・・・発光ダイオード、２・・・フォトダイオードア
レイ、３・・・出力用ＭＯＳＦＥＴ、４・・・制御用ト
ランジスタ、５・・・フォトトランジスタ、６・・・ダ
イオード、７・・・定電圧素子。

Claims (1)

【特許請求の範囲】
1. （１）入力信号に応答して光信号を発生する発光ダイオ
   ードと、発光ダイオードの光信号を受光するように配置
   したフォトダイオードアレイと、フォトダイオードアレ
   イの光起電力をゲート・ソース間に印加されてドレイン
   ・ソース間の導通状態と非導通状態が切り替わる出力用
   のＭＯＳＦＥＴと、出力用ＭＯＳＦＥＴのゲート・ソー
   ス間の蓄積電荷の放電径路を形成する制御回路とを備え
   た光結合型リレー回路において、前記出力用ＭＯＳＦＥ
   Ｔのドレイン・ゲート間に、前記発光ダイオードの光信
   号を受光するように配置したフォトトランジスタと逆流
   阻止用ダイオードよりなる直列回路を接続するとともに
   、前記出力用ＭＯＳＦＥＴのオフ時に前記フォトトラン
   ジスタが完全に開放するまで出力用ＭＯＳＦＥＴのドレ
   イン・ゲート間を開放する定電圧素子を前記直列回路に
   挿入したことを特徴とする光結合型リレー回路。