JPH0420106U - - Google Patents
Info
- Publication number
- JPH0420106U JPH0420106U JP5832690U JP5832690U JPH0420106U JP H0420106 U JPH0420106 U JP H0420106U JP 5832690 U JP5832690 U JP 5832690U JP 5832690 U JP5832690 U JP 5832690U JP H0420106 U JPH0420106 U JP H0420106U
- Authority
- JP
- Japan
- Prior art keywords
- test
- signal
- control device
- process control
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004886 process control Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 7
- 230000000737 periodic effect Effects 0.000 description 1
Description
第１図はこの考案の一実施例によるプロセス制
御装置の試験装置のソフトウエア構成を示すブロ
ツク図、第２図は第１図の試験処理のソフトウエ
ア構成内容を詳細に示すブロツク図、第３図は第
１図におけるバイステーブル試験実行処理の詳細
を示すフローチヤート図、第４図は従来およびこ
の考案の試験装置を示すブロツク図、第５図は従
来の定周期管理によるソフトウエア構成の内容を
示すブロツク図、第６図は第５図における試験処
理の詳細を示すブロツク図、第７図は第６図にお
けるバイステーブルの構造を示す説明図、第８図
はタグ情報テーブルの構造を示す説明図、第９図
はバイステーブルテスト試験テーブルの構造を示
す説明図、第１０図は模擬入力信号とバイステー
ブル入出力信号との関係を示す説明図である。 １はプロセス制御装置、２は試験装置、Ｓは信
号処理回路。なお、図中、同一符号は同一、また
は相当部分を示す。
御装置の試験装置のソフトウエア構成を示すブロ
ツク図、第２図は第１図の試験処理のソフトウエ
ア構成内容を詳細に示すブロツク図、第３図は第
１図におけるバイステーブル試験実行処理の詳細
を示すフローチヤート図、第４図は従来およびこ
の考案の試験装置を示すブロツク図、第５図は従
来の定周期管理によるソフトウエア構成の内容を
示すブロツク図、第６図は第５図における試験処
理の詳細を示すブロツク図、第７図は第６図にお
けるバイステーブルの構造を示す説明図、第８図
はタグ情報テーブルの構造を示す説明図、第９図
はバイステーブルテスト試験テーブルの構造を示
す説明図、第１０図は模擬入力信号とバイステー
ブル入出力信号との関係を示す説明図である。 １はプロセス制御装置、２は試験装置、Ｓは信
号処理回路。なお、図中、同一符号は同一、また
は相当部分を示す。
補正 平３．３．８
実用新案登録請求の範囲を次のように補正する
。
。
【実用新案登録請求の範囲】
プロセス制御装置の信号処理回路に対して試験
装置から試験信号を入力し、この試験信号に応じ
て上記信号処理回路から出力される状態信号を受
信し、この受信した状態信号と基準値とをそれぞ
れ比較して、上記プロセス制御装置の健全性を試
験するプロセス制御装置の試験装置において、高
速性が要求される上記試験信号の変更処理を行う
バイステーブル試験実行処理と上記試験信号の出
力処理とを短い周期で実行管理する実行手段と、
診断処理および試験処理を長い周期で実行管理す
る処理手段とを備えたことを特徴とするプロセス
制御装置の試験装置。
装置から試験信号を入力し、この試験信号に応じ
て上記信号処理回路から出力される状態信号を受
信し、この受信した状態信号と基準値とをそれぞ
れ比較して、上記プロセス制御装置の健全性を試
験するプロセス制御装置の試験装置において、高
速性が要求される上記試験信号の変更処理を行う
バイステーブル試験実行処理と上記試験信号の出
力処理とを短い周期で実行管理する実行手段と、
診断処理および試験処理を長い周期で実行管理す
る処理手段とを備えたことを特徴とするプロセス
制御装置の試験装置。
Claims (1)
- プロセス制御装置の信号処理回路に対して試験
装置から試験信号を入力し、この試験信号に応じ
て上記信号処理回路から出力される状態信号を受
信し、この受信した状態信号と基準値とをそれぞ
れ比較して、上記プロセス制御装置の健全性を試
験するプロセス制御装置の試験装置において、高
速性が要求される上記試験信号の変更処理を行う
バイステーブル試験実行処理と上記試験信号の出
力処理とを短い周期で実行管理する実行手段と診
断処理および試験処理を長い周期で実行管理する
処理手段とを備えたことを特徴とするプロセス制
御装置の試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5832690U JPH0420106U (ja) | 1990-06-01 | 1990-06-01 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5832690U JPH0420106U (ja) | 1990-06-01 | 1990-06-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0420106U true JPH0420106U (ja) | 1992-02-20 |
Family
ID=31583834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5832690U Pending JPH0420106U (ja) | 1990-06-01 | 1990-06-01 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0420106U (ja) |
-
1990
- 1990-06-01 JP JP5832690U patent/JPH0420106U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0420106U (ja) | ||
| JPH03127915U (ja) | ||
| JPS5839649U (ja) | テスト回路 | |
| JPS60131006U (ja) | 計算制御装置 | |
| JPS63143948U (ja) | ||
| JPS61151745A (ja) | 割込処理方式 | |
| JPH0336975U (ja) | ||
| JPH0474345U (ja) | ||
| JPS5836402U (ja) | シ−ケンサ | |
| JPS6361046U (ja) | ||
| JPS6439536U (ja) | ||
| JPS607080U (ja) | マイクロプロセツサアナライザ | |
| JPH0232155U (ja) | ||
| JPS5953410U (ja) | シ−ケンス制御装置 | |
| JPS62130437A (ja) | Ｌｓｉトレ−ス方式 | |
| JPS59117974U (ja) | 測定モ−ド切り換え回路 | |
| JPS5815203U (ja) | プログラマブル・コントロ−ラ | |
| JPS5832505U (ja) | プログラマブル・コントロ−ラ | |
| JPS59182757U (ja) | マイクロコンピユ−タの誤動作解析回路 | |
| JPS59169650U (ja) | デバツグ装置 | |
| JPH0820941B2 (ja) | マイクロプロセッサ | |
| JPS6044132U (ja) | 訓練用シミユレ−タ | |
| JPH0295876U (ja) | ||
| JPH02104448U (ja) | ||
| JPH03252830A (ja) | 情報処理装置のデバッグ機構 |