JPH0511076U - 例外処理シーケンサ - Google Patents

Abstract

(57)【要約】 【目的】 例外処理実行速度の速い例外処理シーケンサ
を提供する。 【構成】 外部アドレスおよびマイクロ制御命令が入力
されそしてアドレスを送り出すシーケンサを具備し、例
外処理アドレスを送り出す例外処理アドレス発生器を複
数個具備し、シーケンサおよび例外処理アドレス発生器
から送り出されるアドレスが供給されてこれらアドレス
を選択切り替え出力するマルチプレクサを具備し、複数
の例外処理要求トラップ信号が入力されて当該トラップ
信号に対応する例外処理アドレス選択信号をマルチプレ
クサに送り出す例外処理制御器を具備し、例外処理実行
命令データを含むマイクロ・プログラムが格納されるマ
イクロ・インストラクション・メモリを具備して、トラ
ップ信号により直接選択した例外処理アドレスにより
即、例外処理を実行するようにした。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、例えば半導体試験装置の制御装置に使用される例外処理シーケン サに関する。

【０００２】

【従来の技術】

集積回路その他の半導体装置にパルス列を送り込んでその応答をみる半導体試 験装置には各種の制御装置が使用されているが、これらの制御装置には更に例外 処理シーケンサが具備されている。この種の例外処理シーケンサの従来例を図１ を参照して説明する。シーケンサ１より送り出されるアドレスはマルチプレクサ ２を介してマイクロ・インストラクション・メモリ３に供給され、このアドレス に対応したマイクロ・インストラクション・メモリ３から読み出される実行デー タはパイプ・ライン・レジスタ４に保持され、制御信号として実行部或はシーケ ンサ１に送り込まれる。

【０００３】 ここで、上記の通りの通常処理の実行中、例外処理要求トラップ信号が例外処 理制御器５に入力されると、例外処理制御器５から送り出される切り替え信号に より、マルチプレクサ２はＡからＢに切り替えられ、例外処理アドレス発生器６ において発生した固有のアドレスがマルチプレクサ２を介してマイクロ・インス トラクション・メモリ３に供給される。マイクロ・インストラクション・メモリ ３から読み出されるこの固有のアドレスに対応した例外処理の実行命令データに 従った例外処理が行なわれることとなる。

【０００４】

【考案が解決しようとする課題】

しかし、上述した従来の例外処理シーケンサについて、複数のトラップ信号を 入力してこれらに対応した複数の例外処理が可能な例外処理装置を構成しようと する場合、例外処理アドレスは１個しか具備されていないので、例外処理を選択 してからその先は複数のマイクロプログラミングにより何れの例外処理を実行す べきかを判断し、目的とする例外処理を実行するようにしなければならない。こ れに起因して、例外処理の実行速度は遅くなる。この考案は、このような判断を することは要せずに目的とする例外処理を直ちに実行する例外処理シーケンサを 提供しようとするものである。

【０００５】

【課題を解決するための手段】

外部アドレスおよびマイクロ制御命令が入力されそしてアドレスを送り出すシ ーケンサを具備し、例外処理アドレスを送り出す例外処理アドレス発生器を複数 個具備し、シーケンサおよび例外処理アドレス発生器から送り出されるアドレス が供給されてこれらアドレスを選択切り替え出力するマルチプレクサを具備し、 複数の例外処理要求トラップ信号が入力されて当該トラップ信号に対応する例外 処理アドレス選択信号をマルチプレクサに送り出す例外処理制御器を具備し、例 外処理実行命令データを含むマイクロ・プログラムが格納されるマイクロ・イン ストラクション・メモリを具備して、トラップ信号により直接選択した例外処理 アドレスにより即、例外処理を実行するようにした。

【０００６】

【実施例】

この考案の実施例を図２を参照して説明する。図２において図１における参照 数字と同一の参照数字は互いに同一の部材を示すものとする。この考案は、図１ に図示説明される半導体試験装置の制御装置の例外処理装置において、そのマル チプレクサ２に複数の例外処理アドレス発生器６、７および８を接続し、更にこ れらの例外処理アドレス発生器を選択切り替える例外処理制御器５をも接続した ものに相当する。例外処理アドレス発生器６、７および８は、それぞれ、マルチ プレクサ２の入力端子Ｂ，ＣおよびＤに接続し、これらに例外処理アドレス１、 ２および３を供給するものである。例外処理制御器５はトラップ信号１、２およ び３が供給され、それぞれに対応した例外処理アドレス選択信号を発生し、マル チプレクサ２において例外処理アドレス１、２および３の選択切り替えをする。

【０００７】 この例外処理シーケンサの動作について説明すると、先ず、シーケンサ１より 送り出されるアドレスはマルチプレクサ２を介してマイクロ・インストラクショ ン・メモリ３に供給され、このアドレスに対応したマイクロ・インストラクショ ン・メモリ３から読み出される実行データはパイプ・ライン・レジスタ４に保持 され、制御信号として実行部或はシーケンサ１に送り込まれる、という通常処理 を実行するものである点については従来例と異なるところはない。

【０００８】 ここで、例外処理を要求するトラップ信号１、２或いは３が例外処理制御器５ に入力されると、対応した例外処理アドレス発生器６、７或いは８が例外処理ア ドレス１、２或いは３を発生し、これがマルチプレクサ２において例外処理アド レス選択信号により選択され、マイクロ・インストラクション・メモリ３のそれ ぞれの例外処理アドレスに達する。そして、この例外処理アドレスに対応した例 外処理の実行命令データがマイクロ・インストラクション・メモリ３から送り出 されるに到る。

【０００９】

【考案の効果】

この考案は、上記した通りのものであり、例外処理アドレスを１個具備して例 外処理を選択してからその先は複数のマイクロプログラミングをして何れの例外 処理を実行すべきかを判断し、目的とする例外処理を実行するようなことはせず に、トラップ信号により直接選択した例外処理アドレスにより即、例外処理を実 行するようにしたので例外処理の実行速度は速い。

【図面の簡単な説明】

【図１】従来の例外処理装置を示す図。

【図２】この考案の例外処理装置を示す図。

【符号の説明】

１ シーケンサ ２ マルチプレクサ ３ マイクロ・インストラクション・メモリ ４ パイプ・ライン・レジスタ ５ 例外処理制御器 ６ 例外処理アドレス発生器 ７ 例外処理アドレス発生器 ８ 例外処理アドレス発生器

Claims (1)

1. 【実用新案登録請求の範囲】 【請求項１】 外部アドレスおよびマイクロ制御命令が
   入力されそしてアドレスを送り出すシーケンサを具備
   し、例外処理アドレスを送り出す例外処理アドレス発生
   器を複数個具備し、シーケンサおよび例外処理アドレス
   発生器から送り出されるアドレスが供給されてこれらア
   ドレスを選択切り替え出力するマルチプレクサを具備
   し、複数の例外処理要求トラップ信号が入力されて当該
   トラップ信号に対応する例外処理アドレス選択信号をマ
   ルチプレクサに送り出す例外処理制御器を具備し、例外
   処理実行命令データを含むマイクロ・プログラムが格納
   されるマイクロ・インストラクション・メモリを具備す
   ることを特徴とする例外処理シーケンサ。