JPH0420134A - チャネル経路検索方式 - Google Patents
チャネル経路検索方式Info
- Publication number
- JPH0420134A JPH0420134A JP2124364A JP12436490A JPH0420134A JP H0420134 A JPH0420134 A JP H0420134A JP 2124364 A JP2124364 A JP 2124364A JP 12436490 A JP12436490 A JP 12436490A JP H0420134 A JPH0420134 A JP H0420134A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- channel
- flag
- route information
- time slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多重化回線等の障害時にチャネルの経路の自動
迂回を行う時分割多重化装置におけるチャネル経路検索
方式に関する。
迂回を行う時分割多重化装置におけるチャネル経路検索
方式に関する。
従来、この種のチャネル経路検索方式は、ネ・ントワー
クを形成する時分割多重化装置を管理する制御端末から
経路となるノードを順次アクセスしていくことにより検
索していくようになっていた。
クを形成する時分割多重化装置を管理する制御端末から
経路となるノードを順次アクセスしていくことにより検
索していくようになっていた。
上述した従来のチャネル経路検索方式は、チャネルの経
路が゛数ノード中継している場合などには、その中継し
ている全ノードを順次アクセスしなければならないので
、検索時間がかかるという欠点がある。
路が゛数ノード中継している場合などには、その中継し
ている全ノードを順次アクセスしなければならないので
、検索時間がかかるという欠点がある。
本発明のチャネル経路検索方式は、多重化するそれぞれ
のチャネルに多重化するデータ用タイムスロットとチャ
ネル経路情報用タイムスロットとを割り当ててチャネル
データの送受信を行うチャネルインタフェース部は前記
チャネル経路情報用タイムスロットへフラグを送出する
フラグ送出回路と、第１の多重化回路と、前記チャネル
経路情報用タイムスロットから前記フラグを検出してこ
のフラグ間にはさまれたチャネル経路情報を格納する分
離回路と、フラグ検出回路と、第１のバッファ回路とを
備え、タイムスロットのスイッチングを行うスイッチ回
路部は前記チャネル経路情報用タイムスロットから前記
フラグ間にはさまれた前記チャネル経路情報を検出する
フラグ検出回路と、前記チャネル経路情報を格納する第
２のバッファ回路と、前記チャネル経路情報に付加する
自装置のノード番号を送出するノード番号送出回路と、
第２の多重化回路とを備えることを特徴とする。
のチャネルに多重化するデータ用タイムスロットとチャ
ネル経路情報用タイムスロットとを割り当ててチャネル
データの送受信を行うチャネルインタフェース部は前記
チャネル経路情報用タイムスロットへフラグを送出する
フラグ送出回路と、第１の多重化回路と、前記チャネル
経路情報用タイムスロットから前記フラグを検出してこ
のフラグ間にはさまれたチャネル経路情報を格納する分
離回路と、フラグ検出回路と、第１のバッファ回路とを
備え、タイムスロットのスイッチングを行うスイッチ回
路部は前記チャネル経路情報用タイムスロットから前記
フラグ間にはさまれた前記チャネル経路情報を検出する
フラグ検出回路と、前記チャネル経路情報を格納する第
２のバッファ回路と、前記チャネル経路情報に付加する
自装置のノード番号を送出するノード番号送出回路と、
第２の多重化回路とを備えることを特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図、第２図、
第３図は第１図におけるチャネルインタフェース部、ス
イッチ回路部の一例を示す回路ブロック図である。
第３図は第１図におけるチャネルインタフェース部、ス
イッチ回路部の一例を示す回路ブロック図である。
第１図においてノードＡ、Ｂ、Ｃにはそれぞれ時分割多
重化装置（以下ＴＤＭ）ＩＡ、ＩＢＩＣが設置され、Ｔ
ＤＭＩＡ、ＩＣはそれぞれチャネルインタフェース部（
以下ＣＩＦ）２．スイッチ回路部（以下５ＷＥ）３．ラ
インインタフェース部（以下ＬＩＦ）４を備え、中継ノ
ードであるノードＢのＴＤＭＩＢはラインを介してＴＤ
ＭＩＡ、ＩＣとインタフェースするＬＩＦ４と、５ＷＥ
３とを備えている。
重化装置（以下ＴＤＭ）ＩＡ、ＩＢＩＣが設置され、Ｔ
ＤＭＩＡ、ＩＣはそれぞれチャネルインタフェース部（
以下ＣＩＦ）２．スイッチ回路部（以下５ＷＥ）３．ラ
インインタフェース部（以下ＬＩＦ）４を備え、中継ノ
ードであるノードＢのＴＤＭＩＢはラインを介してＴＤ
ＭＩＡ、ＩＣとインタフェースするＬＩＦ４と、５ＷＥ
３とを備えている。
ＣｌＦ２は第２図に示すようにデータ受信回路（以下Ｄ
ＴＲ＞５．フラグ送出回路（以下ＦＬＧ）６、多重化回
路（以下ＭＵＸ）７．データ送信回路（以下ＤＴＳ＞８
．分離回路（以下ＤＭＸ）９゜フラグ検出回路（以下Ｄ
ＥＴ）１０およびバッファ回路（以下ＢＵＦ）１１から
なる。
ＴＲ＞５．フラグ送出回路（以下ＦＬＧ）６、多重化回
路（以下ＭＵＸ）７．データ送信回路（以下ＤＴＳ＞８
．分離回路（以下ＤＭＸ）９゜フラグ検出回路（以下Ｄ
ＥＴ）１０およびバッファ回路（以下ＢＵＦ）１１から
なる。
また５ＷＥ３は第３図に示すようにＤＥＴ１２゜ＢＵＦ
ｌ３．／−ド番号送出回路（以下Ｎ０３）１４、ＭＵＸ
１５およびスイッチ回路（以下５Ｗ１６からなる。
ｌ３．／−ド番号送出回路（以下Ｎ０３）１４、ＭＵＸ
１５およびスイッチ回路（以下５Ｗ１６からなる。
続いて本実施例の動作について説明する。
ノードＡのＴＤＭＩＡのＣｌＦ２ではＤＴＲ５で受信し
たデータとＦＬＧ６から送出する２個のフラグとをＭＵ
Ｘ７でそれぞれデータ用タイムスロットとチャネル経路
情報用タイムスロットへ多重して５ＷＥ３へ送出する。
たデータとＦＬＧ６から送出する２個のフラグとをＭＵ
Ｘ７でそれぞれデータ用タイムスロットとチャネル経路
情報用タイムスロットへ多重して５ＷＥ３へ送出する。
５ＷＥ３ではチャネル経路情報用タイムスロット上のフ
ラグをＤＥＴ１２で検出し、フラグをＢＵＦ １３に取
り込み、ＮＯ３１４から構成される装置のノード番号１
ｊ Ａ Ｉ＋をＭＵＸ１５により最初のフラグの後にノ
ード番号となるように多重し、５Ｗ１６を経由してＬＩ
Ｆ４からラインに出力する。ノードＢではＴＤＭＩ Ｂ
のＬＩＦ４で受けたデータは５ＷＥ３へ送られ、ノード
Ａと同様にチャネル経路情報用タイムスロットのフラグ
を検出し、ノードＡからのフラグ、ノード番号“Ａ″、
フラグとなっているデータをＢＵＦｌ ３に取り込みＮ
Ｏ３１４からのノード番号“Ｂ ”をフラグとノード番
号“Ａ”との間に付加して送出し、５Ｗ１６からＬＩＦ
４を経てラインに出力する。終端ノードのノードＣでも
同様に５ＷＥ３でチャネル経路情報用タイムスロットの
最初のフラグの次に自ノード番号“Ｃ″を付加してＣｌ
Ｆ２へ渡すと、ＣｌＦ２ではデータ用タイムスロットと
チャネル経路情報用タイムスロットをＤＭＸ９で分離し
、データはＤＴＳ８から送出し、チャネル経路情報はＤ
ＥＴＩＯでフラグを検出し、フラグの後につづくノード
番号をＢＵＦ １１に格納する。このようにしてチャネ
ルの経路Ａ、Ｂ、ＣがＢＵＦＩＩに格納される。ノード
ＣからノードＢの方向へも同様にしてチャネルの経路Ｃ
，Ｂ、Ａが転送される。これにより両端のノードＡまた
はノードＣのＢＵＦｌｌのどちらかをアクセスするだけ
でチャネル経路を検索できる。
ラグをＤＥＴ１２で検出し、フラグをＢＵＦ １３に取
り込み、ＮＯ３１４から構成される装置のノード番号１
ｊ Ａ Ｉ＋をＭＵＸ１５により最初のフラグの後にノ
ード番号となるように多重し、５Ｗ１６を経由してＬＩ
Ｆ４からラインに出力する。ノードＢではＴＤＭＩ Ｂ
のＬＩＦ４で受けたデータは５ＷＥ３へ送られ、ノード
Ａと同様にチャネル経路情報用タイムスロットのフラグ
を検出し、ノードＡからのフラグ、ノード番号“Ａ″、
フラグとなっているデータをＢＵＦｌ ３に取り込みＮ
Ｏ３１４からのノード番号“Ｂ ”をフラグとノード番
号“Ａ”との間に付加して送出し、５Ｗ１６からＬＩＦ
４を経てラインに出力する。終端ノードのノードＣでも
同様に５ＷＥ３でチャネル経路情報用タイムスロットの
最初のフラグの次に自ノード番号“Ｃ″を付加してＣｌ
Ｆ２へ渡すと、ＣｌＦ２ではデータ用タイムスロットと
チャネル経路情報用タイムスロットをＤＭＸ９で分離し
、データはＤＴＳ８から送出し、チャネル経路情報はＤ
ＥＴＩＯでフラグを検出し、フラグの後につづくノード
番号をＢＵＦ １１に格納する。このようにしてチャネ
ルの経路Ａ、Ｂ、ＣがＢＵＦＩＩに格納される。ノード
ＣからノードＢの方向へも同様にしてチャネルの経路Ｃ
，Ｂ、Ａが転送される。これにより両端のノードＡまた
はノードＣのＢＵＦｌｌのどちらかをアクセスするだけ
でチャネル経路を検索できる。
以上説明したように本発明によれば、中継ノードをアク
セスすることなく、両端の一方のノードのチャネル部を
アクセスするだけでチャネルの経路を検索できるので、
短時間に検索できる効果がある。また、チャネルインタ
フェース部でフレームが受信できないときはチャネルの
経路において障害が発生していることを示しているので
、障害検出としても利用できる効果がある。
セスすることなく、両端の一方のノードのチャネル部を
アクセスするだけでチャネルの経路を検索できるので、
短時間に検索できる効果がある。また、チャネルインタ
フェース部でフレームが受信できないときはチャネルの
経路において障害が発生していることを示しているので
、障害検出としても利用できる効果がある。
第１図は本発明の一実施例を示すブロック図５第２図、
第３図は第１図のチャネルインタフェース部、スイッチ
回路部の一例を示す回路ブロック図である。 ＩＡ、ＩＢ、ＩＣ・・・時分割多重化装置（ＴＤＭ）２
・・・チャネルインタフェース部（ＣＩＦ）、３・・・
スイッチ回路部（ＳＷＥ）、４・・・ラインインタフェ
ース部（ＬＩＦ）、５・・・データ受信回路（ＤＴＲ）
＋ ６・・・フラグ送出口路（ＦＬＧ）、７゜１５・・
・多重化回路（ＭＵＸ） 、８・・・データ送信回路（
ＤＴＳ）、９・・・分離回路（ＤＭＸ）、１０゜１２・
・・フラグ検出回路（ＤＥＴ） 、１１．１３・・・バ
ッファ回路（ＢＵＦ）、１４・・・ノード番号送出回路
（ＮＯ３）、１６・・・スイッチ回路（ＳＷ）。
第３図は第１図のチャネルインタフェース部、スイッチ
回路部の一例を示す回路ブロック図である。 ＩＡ、ＩＢ、ＩＣ・・・時分割多重化装置（ＴＤＭ）２
・・・チャネルインタフェース部（ＣＩＦ）、３・・・
スイッチ回路部（ＳＷＥ）、４・・・ラインインタフェ
ース部（ＬＩＦ）、５・・・データ受信回路（ＤＴＲ）
＋ ６・・・フラグ送出口路（ＦＬＧ）、７゜１５・・
・多重化回路（ＭＵＸ） 、８・・・データ送信回路（
ＤＴＳ）、９・・・分離回路（ＤＭＸ）、１０゜１２・
・・フラグ検出回路（ＤＥＴ） 、１１．１３・・・バ
ッファ回路（ＢＵＦ）、１４・・・ノード番号送出回路
（ＮＯ３）、１６・・・スイッチ回路（ＳＷ）。
Claims (1)
- 多重化するそれぞれのチャネルに多重化するデータ用
タイムスロットとチャネル経路情報用タイムスロットと
を割り当ててチャネルデータの送受信を行うチャネルイ
ンタフェース部は前記チャネル経路情報用タイムスロッ
トへフラグを送出するフラグ送出回路と、第１の多重化
回路と、前記チャネル経路情報用タイムスロットから前
記フラグを検出してこのフラグ間にはさまれたチャネル
経路情報を格納する分離回路と、フラグ検出回路と、第
１のバッファ回路とを備え、タイムスロットのスイッチ
ングを行うスイッチ回路部は前記チャネル経路情報用タ
イムスロットから前記フラグ間にはさまれた前記チャネ
ル経路情報を検出するフラグ検出回路と、前記チャネル
経路情報を格納する第２のバッファ回路と、前記チャネ
ル経路情報に付加する自装置のノード番号を送出するノ
ード番号送出回路と、第２の多重化回路とを備えること
を特徴とするチャネル経路検索方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2124364A JP2661327B2 (ja) | 1990-05-15 | 1990-05-15 | チャネル経路検索方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2124364A JP2661327B2 (ja) | 1990-05-15 | 1990-05-15 | チャネル経路検索方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0420134A true JPH0420134A (ja) | 1992-01-23 |
| JP2661327B2 JP2661327B2 (ja) | 1997-10-08 |
Family
ID=14883575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2124364A Expired - Lifetime JP2661327B2 (ja) | 1990-05-15 | 1990-05-15 | チャネル経路検索方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661327B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5903257A (en) * | 1995-10-09 | 1999-05-11 | Nintendo Co., Ltd. | Operating device and image processing system using same |
| US5919092A (en) * | 1994-08-02 | 1999-07-06 | Nintendo Co., Ltd. | Manipulator for game machine |
| US5984785A (en) * | 1995-05-10 | 1999-11-16 | Nintendo Co., Ltd. | Operating device with analog joystick |
| US6121955A (en) * | 1997-08-06 | 2000-09-19 | Primax Electronics Ltd. | Computer joystick having two optical sensors for generating vector signals |
| US6239806B1 (en) | 1995-10-09 | 2001-05-29 | Nintendo Co., Ltd. | User controlled graphics object movement based on amount of joystick angular rotation and point of view angle |
| US6241610B1 (en) | 1996-09-20 | 2001-06-05 | Nintendo Co., Ltd. | Three-dimensional image processing system having dynamically changing character polygon number |
-
1990
- 1990-05-15 JP JP2124364A patent/JP2661327B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5919092A (en) * | 1994-08-02 | 1999-07-06 | Nintendo Co., Ltd. | Manipulator for game machine |
| US5984785A (en) * | 1995-05-10 | 1999-11-16 | Nintendo Co., Ltd. | Operating device with analog joystick |
| US5903257A (en) * | 1995-10-09 | 1999-05-11 | Nintendo Co., Ltd. | Operating device and image processing system using same |
| US6239806B1 (en) | 1995-10-09 | 2001-05-29 | Nintendo Co., Ltd. | User controlled graphics object movement based on amount of joystick angular rotation and point of view angle |
| US6241610B1 (en) | 1996-09-20 | 2001-06-05 | Nintendo Co., Ltd. | Three-dimensional image processing system having dynamically changing character polygon number |
| US6121955A (en) * | 1997-08-06 | 2000-09-19 | Primax Electronics Ltd. | Computer joystick having two optical sensors for generating vector signals |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2661327B2 (ja) | 1997-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4700341A (en) | Stochastic time division multiplexing | |
| CA1184281A (en) | Telephone switching control arrangement | |
| US5497370A (en) | Network system | |
| JPH02252341A (ja) | ディジタル信号の統計的多重化方法 | |
| JP2661327B2 (ja) | チャネル経路検索方式 | |
| US5768265A (en) | Duplex signal multiplexing system | |
| US7042845B1 (en) | System and method for time division multiplexed switching of data using a high-speed packet switch | |
| US6522669B1 (en) | Devices and methods relating to telecommunications equipment | |
| EP0477242A1 (en) | DATA TRANSFER NODE. | |
| JPH06152636A (ja) | 複数チャネル間に跨がるデータ伝送方式 | |
| WO1991001601A1 (en) | Frame aligner, control method thereof and apparatus therefor | |
| KR840003168A (ko) | 시분할 다중 전송 시스템에 사용하기 위한 스위칭 회로 | |
| US6058182A (en) | Communications switch permitting transparent maintenance of switch control system | |
| JPH01270431A (ja) | 高速パケット交換スイッチ | |
| JPH0315868B2 (ja) | ||
| JP3009901B2 (ja) | Ｉｓｄｎインターフェース方式 | |
| JP2594132B2 (ja) | 回線切換方式 | |
| JP2888286B2 (ja) | 回線設定装置 | |
| JPH05130086A (ja) | 多重化装置 | |
| JPS63287294A (ja) | 回線・パケット複合スイッチ方式 | |
| JP2737651B2 (ja) | パス設定同一経路自動探索方法 | |
| JP3257756B2 (ja) | バーチャルパス切替え方式 | |
| JPH0227829A (ja) | フレーム同期方式の中継装置 | |
| JPH0290740A (ja) | 高速回線アラーム情報通知方式 | |
| JPH10341233A (ja) | 非同期転送モード圧縮音声通信における揺らぎ吸収方式 |