JPH0420483B2 - - Google Patents
Info
- Publication number
- JPH0420483B2 JPH0420483B2 JP59025473A JP2547384A JPH0420483B2 JP H0420483 B2 JPH0420483 B2 JP H0420483B2 JP 59025473 A JP59025473 A JP 59025473A JP 2547384 A JP2547384 A JP 2547384A JP H0420483 B2 JPH0420483 B2 JP H0420483B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- system clock
- output
- clock
- trigger signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はパーソナルコンピユータ等の機器をテ
レビジヨン受像機等の外部機器に同期して動作さ
せるために使用するシステムクロツク一時停止機
能付きのシステムクロツク発生装置に関するもの
である。
レビジヨン受像機等の外部機器に同期して動作さ
せるために使用するシステムクロツク一時停止機
能付きのシステムクロツク発生装置に関するもの
である。
従来例の構成とその問題点
一般にパーソナルコンピユータ等の機器をテレ
ビジヨン受像機等の外部機器に同期して動作させ
る場合には、システムクロツクが継続して一定時
間出力されると、その時点でシステムクロツクの
発生を一時停止し、その状態で外部機器よりトリ
ガー信号が到来すると再びシステムクロツクの発
生を開始するいわゆるシステムクロツク一時停止
機能付きのシステムクロツク発生装置を使用する
ことが多い。しかしながら、従来より使用されて
いるこの種のシステムクロツク発生装置はいずれ
も外部機器よりトリガー信号が到来しない限りシ
ステムクロツクの発生を再開しないものであり、
したがつて、外部機器からのトリガー信号が不測
の事態によつて長時間到来しない場合には、シス
テムクロツク及びそれによつて動作しているシス
テム機器が長時間継続して停止することになり、
システム機器及びその周辺機器を所要時間内に動
作させるという保障ができなくなるという問題が
あつた。そして、特にシステム機器にダイナミツ
ク回路を使用している場合には、システムクロツ
クの長時間の停止によりシステム機器そのものの
動作が保障されなくなり、システム全体が以降全
く動作しなくなるという問題があつた。
ビジヨン受像機等の外部機器に同期して動作させ
る場合には、システムクロツクが継続して一定時
間出力されると、その時点でシステムクロツクの
発生を一時停止し、その状態で外部機器よりトリ
ガー信号が到来すると再びシステムクロツクの発
生を開始するいわゆるシステムクロツク一時停止
機能付きのシステムクロツク発生装置を使用する
ことが多い。しかしながら、従来より使用されて
いるこの種のシステムクロツク発生装置はいずれ
も外部機器よりトリガー信号が到来しない限りシ
ステムクロツクの発生を再開しないものであり、
したがつて、外部機器からのトリガー信号が不測
の事態によつて長時間到来しない場合には、シス
テムクロツク及びそれによつて動作しているシス
テム機器が長時間継続して停止することになり、
システム機器及びその周辺機器を所要時間内に動
作させるという保障ができなくなるという問題が
あつた。そして、特にシステム機器にダイナミツ
ク回路を使用している場合には、システムクロツ
クの長時間の停止によりシステム機器そのものの
動作が保障されなくなり、システム全体が以降全
く動作しなくなるという問題があつた。
発明の目的
本発明は以上のような従来の欠点を除去するも
のであり、外部機器からのトリガー信号が長時間
到来しなかつた場合でも、システム機器の動作が
一切損なわれない優れたシステムクロツク発生装
置を提供することを目的とするものである。
のであり、外部機器からのトリガー信号が長時間
到来しなかつた場合でも、システム機器の動作が
一切損なわれない優れたシステムクロツク発生装
置を提供することを目的とするものである。
発明の構成
本発明は上記目的を達成するためにシステムク
ロツクの発生が一時停止している間に外部機器よ
りトリガー信号が入力されなかつた場合でも、シ
ステムクロツクの発生が予め定められた一定時間
停止した場合には、これを自動的に検出し、シス
テムクロツクの発生を自動的に再開するように構
成したものである。
ロツクの発生が一時停止している間に外部機器よ
りトリガー信号が入力されなかつた場合でも、シ
ステムクロツクの発生が予め定められた一定時間
停止した場合には、これを自動的に検出し、シス
テムクロツクの発生を自動的に再開するように構
成したものである。
実施例の説明
第１図は本発明のシステムクロツク発生装置に
おける一実施例の概略構成図であり、図中、１は
クロツク発生回路、２はクロツク発生回路１の出
力を入力とするゲート回路、３はゲート回路２を
通して出力されたシステムクロツクをカウントす
るカウンタ回路、４はカウンタ回路３の出力と後
述するオア回路６の出力を入力とし、ゲート回路
２及び後述するカウンタ回路５を制御する制御回
路、５はクロツク発生回路１の出力を入力とし、
前述したように制御回路４によつて制御されるカ
ウンタ回路、６はカウンタ回路５の出力と外部機
器からのトリガー信号を入力とするオア回路であ
る。そして、ａは外部機器からのトリガー信号が
印加されるトリガー信号入力端子、ｂはシステム
クロツク出力端子である。
おける一実施例の概略構成図であり、図中、１は
クロツク発生回路、２はクロツク発生回路１の出
力を入力とするゲート回路、３はゲート回路２を
通して出力されたシステムクロツクをカウントす
るカウンタ回路、４はカウンタ回路３の出力と後
述するオア回路６の出力を入力とし、ゲート回路
２及び後述するカウンタ回路５を制御する制御回
路、５はクロツク発生回路１の出力を入力とし、
前述したように制御回路４によつて制御されるカ
ウンタ回路、６はカウンタ回路５の出力と外部機
器からのトリガー信号を入力とするオア回路であ
る。そして、ａは外部機器からのトリガー信号が
印加されるトリガー信号入力端子、ｂはシステム
クロツク出力端子である。
尚、制御回路４はカウンタ回路３より出力が現
われたとき、ゲート回路２をオフ、カウンタ回路
５をオンするように構成され、オア回路６より出
力が現われたとき、ゲート回路２をオン、カウン
タ回路５をオフするように構成されている。
われたとき、ゲート回路２をオフ、カウンタ回路
５をオンするように構成され、オア回路６より出
力が現われたとき、ゲート回路２をオン、カウン
タ回路５をオフするように構成されている。
第２図、第３図はそれぞれシステムクロツクの
発生が一時停止している間にトリガー信号入力端
子ａにトリガー信号が入力されたときの各部の出
力波形、システムクロツクの発生が一時停止して
から予め定められた一定時間以内にトリガー信号
入力端子ａにトリガー信号が印加されなかつた場
合の各部の出力波形を示すものであり、以下、こ
れらの図を用いて上記実施例の動作を説明する。
発生が一時停止している間にトリガー信号入力端
子ａにトリガー信号が入力されたときの各部の出
力波形、システムクロツクの発生が一時停止して
から予め定められた一定時間以内にトリガー信号
入力端子ａにトリガー信号が印加されなかつた場
合の各部の出力波形を示すものであり、以下、こ
れらの図を用いて上記実施例の動作を説明する。
上記実施例において、クロツク発生回路１は常
時動作状態にあり、第２図、第３図のそれぞれＡ
で示すように連続して一定のクロツク信号Ａを出
力している。今、ゲート回路がオン、カウンタ回
路がオフの状態（第２図、第３図のタイミングt1
〜t2の状態）にあるとする。この状態では、シス
テムクロツク出力端子ｂに第２図、第３図のＢで
示すようにクロツク発生回路１の出力がシステム
クロツクＢとして出力されており、カウンタ回路
３が上記システムクロツクＢを計数している。そ
して、カウンタ回路５はオフの状態にあることか
ら、その出力端に第２図、第３図のＦで示すよう
に何の信号も出力していない。
時動作状態にあり、第２図、第３図のそれぞれＡ
で示すように連続して一定のクロツク信号Ａを出
力している。今、ゲート回路がオン、カウンタ回
路がオフの状態（第２図、第３図のタイミングt1
〜t2の状態）にあるとする。この状態では、シス
テムクロツク出力端子ｂに第２図、第３図のＢで
示すようにクロツク発生回路１の出力がシステム
クロツクＢとして出力されており、カウンタ回路
３が上記システムクロツクＢを計数している。そ
して、カウンタ回路５はオフの状態にあることか
ら、その出力端に第２図、第３図のＦで示すよう
に何の信号も出力していない。
カウンタ回路３がシステムクロツクＢをある値
まで計数し、タイミングt2になると、カウンタ回
路３より第２図、第３図のＣに示すようにハイレ
ベルの信号を出力する。したがつて、制御回路４
がカウンタ回路３の出力Ｃの立上りを検出し、第
２図、第３図のＤで示すようにその出力端にハイ
レベルの信号を出力する。そのため、この出力Ｄ
によつて、ゲート回路２がオフ、カウンタ回路５
がオンにそれぞれ切替えられる。この結果、今ま
でゲート回路２の出力端に現われていたクロツク
発生回路１の出力がゲート回路２によつて遮断さ
れ、システムクロツク出力端子ｂにシステムクロ
ツクＢが現われなくなる。そして、同時にカウン
タ回路５がクロツク発生回路１からのクロツク信
号Ａを計数開始することになる。
まで計数し、タイミングt2になると、カウンタ回
路３より第２図、第３図のＣに示すようにハイレ
ベルの信号を出力する。したがつて、制御回路４
がカウンタ回路３の出力Ｃの立上りを検出し、第
２図、第３図のＤで示すようにその出力端にハイ
レベルの信号を出力する。そのため、この出力Ｄ
によつて、ゲート回路２がオフ、カウンタ回路５
がオンにそれぞれ切替えられる。この結果、今ま
でゲート回路２の出力端に現われていたクロツク
発生回路１の出力がゲート回路２によつて遮断さ
れ、システムクロツク出力端子ｂにシステムクロ
ツクＢが現われなくなる。そして、同時にカウン
タ回路５がクロツク発生回路１からのクロツク信
号Ａを計数開始することになる。
カウンタ回路５がクロツク発生回路１からのク
ロツク信号Ａを予め定められたある値まで計数し
ない内（たとえば、タイミングt3）に、トリガー
信号入力端子ａに第２図Ｅに示すように、トリガ
ー信号Ｅが印加されると、オア回路６の出力端に
第２図Ｇに示すように、これと同じ信号が出力さ
れるため、制御回路４が上記オア回路６の出力Ｇ
の立上がりを検出し、その出力端に現われる信号
Ｄを第２図Ｄに示すようにローレベルに切替え
る。そのため、この出力によつて、ゲート回路２
がオン、カウンタ回路５がオフすることになり、
ゲート回路２の出力端には再びクロツク発生回路
１の出力Ａがシステムクロツクとして出力される
ことになる。そして、カウンタ回路５はこの時点
t3でクリヤーされるため、その出力端からは第２
図Ｆに示すように何の出力も現われない。
ロツク信号Ａを予め定められたある値まで計数し
ない内（たとえば、タイミングt3）に、トリガー
信号入力端子ａに第２図Ｅに示すように、トリガ
ー信号Ｅが印加されると、オア回路６の出力端に
第２図Ｇに示すように、これと同じ信号が出力さ
れるため、制御回路４が上記オア回路６の出力Ｇ
の立上がりを検出し、その出力端に現われる信号
Ｄを第２図Ｄに示すようにローレベルに切替え
る。そのため、この出力によつて、ゲート回路２
がオン、カウンタ回路５がオフすることになり、
ゲート回路２の出力端には再びクロツク発生回路
１の出力Ａがシステムクロツクとして出力される
ことになる。そして、カウンタ回路５はこの時点
t3でクリヤーされるため、その出力端からは第２
図Ｆに示すように何の出力も現われない。
このようにして、カウンタ回路５がクロツク発
生回路１からのクロツク信号Ａを予め定めたある
値まで計数している間にトリガー信号入力端子ａ
にトリガー信号が印加された場合には、このトリ
ガー信号が印加された時点より再びシステムクロ
ツクの発生を再開することができる。
生回路１からのクロツク信号Ａを予め定めたある
値まで計数している間にトリガー信号入力端子ａ
にトリガー信号が印加された場合には、このトリ
ガー信号が印加された時点より再びシステムクロ
ツクの発生を再開することができる。
次に、カウンタ回路５がクロツク発生回路１か
らのクロツク信号Ａを予め定めたある値まで計数
する間に何ら外部からトリガー信号が入力されな
かつたとする。この場合にはカウンタ回路５がク
ロツク発生回路１からのクロツク信号Ａを予め定
めた値まで計数した段階（第３図に示すタイミン
グt4）で、第３図Ｆに示すようにハイレベルの信
号Ｆを出力する。したがつて、これによつてオア
回路６より第３図Ｇに示すようにカウンタ回路５
の出力Ｆと同様の出力Ｇが現われ、これが制御回
路４に印加される。そのため、制御回路４がこの
出力Ｇの立上りを検出し、今まで出力していたハ
イレベルの信号Ｄをローレベルに切替える。その
結果、ゲート回路２がオンし、クロツク発生回路
Ａの出力がそのままゲート回路２を通してシステ
ムクロツクＢとして、システムクロツク出力端子
ｂに現われるようになると共にカウンタ回路５が
オフし、そのカウントがクリヤーされる。
らのクロツク信号Ａを予め定めたある値まで計数
する間に何ら外部からトリガー信号が入力されな
かつたとする。この場合にはカウンタ回路５がク
ロツク発生回路１からのクロツク信号Ａを予め定
めた値まで計数した段階（第３図に示すタイミン
グt4）で、第３図Ｆに示すようにハイレベルの信
号Ｆを出力する。したがつて、これによつてオア
回路６より第３図Ｇに示すようにカウンタ回路５
の出力Ｆと同様の出力Ｇが現われ、これが制御回
路４に印加される。そのため、制御回路４がこの
出力Ｇの立上りを検出し、今まで出力していたハ
イレベルの信号Ｄをローレベルに切替える。その
結果、ゲート回路２がオンし、クロツク発生回路
Ａの出力がそのままゲート回路２を通してシステ
ムクロツクＢとして、システムクロツク出力端子
ｂに現われるようになると共にカウンタ回路５が
オフし、そのカウントがクリヤーされる。
このようにして、カウンタ回路５がクロツク発
生回路１からのクロツク信号Ａを予め定めたある
値まで計数するまでの一定時間の間に何ら外部か
らトリガー信号が入力されたかつた場合でも、カ
ウンタ回路５がクロツク発生回路１からのクロツ
ク信号Ａを予め定めた値まで計数すると、この時
点で再びシステムクロツクの発生を再開すること
になり、外部からのトリガー信号が長時間途絶え
た場合でもシステムクロツクＡそのものの発生が
長時間途絶えることが全くなく、上記システムク
ロツクＡを使用するシステム機器、その他の周辺
機器に何ら支障を与えないようになる。
生回路１からのクロツク信号Ａを予め定めたある
値まで計数するまでの一定時間の間に何ら外部か
らトリガー信号が入力されたかつた場合でも、カ
ウンタ回路５がクロツク発生回路１からのクロツ
ク信号Ａを予め定めた値まで計数すると、この時
点で再びシステムクロツクの発生を再開すること
になり、外部からのトリガー信号が長時間途絶え
た場合でもシステムクロツクＡそのものの発生が
長時間途絶えることが全くなく、上記システムク
ロツクＡを使用するシステム機器、その他の周辺
機器に何ら支障を与えないようになる。
発明の効果
本発明のシステムクロツク発生装置は上記実施
例より明らかなようにシステムクロツクの発生が
停止しても、その間にトリガー信号が入力されな
い場合にはシステムクロツクの発生が停止してか
ら予め定められた一定時間後に自動的にシステム
クロツクの発生を再開するように構成したもので
あり、したがつて外部からのトリガー信号が何ら
かの原因で長時間途絶えた場合でもシステムクロ
ツクそのものの発生が長時間途絶えることが全く
なく、上記システムクロツクで動作するシステム
機器、その他の周辺機器の動作に何ら支障を与え
ないという利点を有する。そして本発明によれ
ば、システム機器、その他の周辺機器としてダイ
ナミツク回路内蔵のものを使用したとしても、ダ
イナミツク回路そのものに何ら支障を与えないよ
うにすることができ、システム機器、その他の周
辺機器として自由にダイナミツク回路内蔵のもの
を使用することができるという利点を有する。
例より明らかなようにシステムクロツクの発生が
停止しても、その間にトリガー信号が入力されな
い場合にはシステムクロツクの発生が停止してか
ら予め定められた一定時間後に自動的にシステム
クロツクの発生を再開するように構成したもので
あり、したがつて外部からのトリガー信号が何ら
かの原因で長時間途絶えた場合でもシステムクロ
ツクそのものの発生が長時間途絶えることが全く
なく、上記システムクロツクで動作するシステム
機器、その他の周辺機器の動作に何ら支障を与え
ないという利点を有する。そして本発明によれ
ば、システム機器、その他の周辺機器としてダイ
ナミツク回路内蔵のものを使用したとしても、ダ
イナミツク回路そのものに何ら支障を与えないよ
うにすることができ、システム機器、その他の周
辺機器として自由にダイナミツク回路内蔵のもの
を使用することができるという利点を有する。
尚、実施例ではシステムクロツクの発生が停止
してから予め定められた一定時間を計数するのに
カウンタ回路５を使用しているが、タイマー回
路、その他を使用しても同様に構成できることは
言うまでもないことである。
してから予め定められた一定時間を計数するのに
カウンタ回路５を使用しているが、タイマー回
路、その他を使用しても同様に構成できることは
言うまでもないことである。
第１図は本発明のシステムクロツク発生装置に
おける一実施例の概略構成図、第２図及び第３図
は同実施例の動作を説明するための各部の出力波
形図である。 １……クロツク発生回路、２……ゲート回路、
３……カウンタ回路、４……制御回路、５……カ
ウンタ回路、６……オア回路。
おける一実施例の概略構成図、第２図及び第３図
は同実施例の動作を説明するための各部の出力波
形図である。 １……クロツク発生回路、２……ゲート回路、
３……カウンタ回路、４……制御回路、５……カ
ウンタ回路、６……オア回路。
Claims (1)
- １ システムクロツクが継続して一定時間出力さ
れると、そのことを検出してシステムクロツクの
発生を一時停止する手段と、システムクロツクの
発生が一時停止している間にトリガー信号が入力
されるとこれによつて再びシステムクロツクの発
生を再開する手段と、システムクロツクの発生が
一時停止してから予め定められた一定時間後に上
記システムクロツクの発生を強制的に再開する手
段とを備えて成るシステムクロツク発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59025473A JPS60169921A (ja) | 1984-02-14 | 1984-02-14 | システムクロツク発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59025473A JPS60169921A (ja) | 1984-02-14 | 1984-02-14 | システムクロツク発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60169921A JPS60169921A (ja) | 1985-09-03 |
| JPH0420483B2 true JPH0420483B2 (ja) | 1992-04-03 |
Family
ID=12167004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59025473A Granted JPS60169921A (ja) | 1984-02-14 | 1984-02-14 | システムクロツク発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60169921A (ja) |
-
1984
- 1984-02-14 JP JP59025473A patent/JPS60169921A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60169921A (ja) | 1985-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949052A (en) | Clock signal generator having back-up oscillator substitution | |
| KR840004844A (ko) | 화상 표시장치용 라인동기 회로 | |
| KR870005534A (ko) | 비데오 레코더용 회로장치 | |
| JPH0529181B2 (ja) | ||
| US5063355A (en) | Timer circuit | |
| JPS60169921A (ja) | システムクロツク発生装置 | |
| JPH0157539B2 (ja) | ||
| US5349387A (en) | Apparatus for detecting polarity of an input signal | |
| JPH0365878A (ja) | 同期装置 | |
| JPS6324569B2 (ja) | ||
| KR20000009220U (ko) | 디지탈 시스템의 리셋 안정화 장치 | |
| JP2689778B2 (ja) | 電子制御装置の暴走検知装置 | |
| JPS6119182B2 (ja) | ||
| JPS5825451Y2 (ja) | 電源電圧監視回路 | |
| JP3039140B2 (ja) | バースト信号発生器 | |
| KR930009344A (ko) | 티브이의 시스템 보호방법 | |
| JPH07152460A (ja) | 電圧検出リセット回路 | |
| KR0165012B1 (ko) | Dsp프로세서의 인터럽트 오류 방지방법 및 인터럽트 오류방지장치 | |
| KR860003526Y1 (ko) | Ctr터미날 절전회로 | |
| JPH0313786Y2 (ja) | ||
| JPH04196979A (ja) | マルチスキャン型テレビジョン受像機 | |
| JPH04124909A (ja) | ディジタル信号回路 | |
| JPS60113167U (ja) | ア−ク機器の出力電流制御装置 | |
| JPS632475A (ja) | テレビジヨン受像機の自動電源制御回路 | |
| JPS5930119A (ja) | 瞬停対策回路 |