JPS6119182B2 - - Google Patents
Info
- Publication number
- JPS6119182B2 JPS6119182B2 JP54013690A JP1369079A JPS6119182B2 JP S6119182 B2 JPS6119182 B2 JP S6119182B2 JP 54013690 A JP54013690 A JP 54013690A JP 1369079 A JP1369079 A JP 1369079A JP S6119182 B2 JPS6119182 B2 JP S6119182B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- output
- pulse generation
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1607—Supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Circuits Of Receivers In General (AREA)
- Television Receiver Circuits (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【発明の詳細な説明】
本発明は、テレビジヨン受像機等の受信装置に
おいて、放送電波が受信されなくなると一定時間
後に電源を自動的に切断する装置に関し、電源の
投入と切断をともに正確に行うことのできる装置
を提供することを目的とするものである。
おいて、放送電波が受信されなくなると一定時間
後に電源を自動的に切断する装置に関し、電源の
投入と切断をともに正確に行うことのできる装置
を提供することを目的とするものである。
以下、本発明につき、テレビジヨン受像機に応
用した一実施例を示す図面を参照して詳細に説明
する。
用した一実施例を示す図面を参照して詳細に説明
する。
まず、テレビジヨン放送電波が有るか無いかを
検出するために、テレビジヨンセツトの受信回路
からの水平同期信号を検出積分回路１で検出し積
分し、その出力レベルに応じて第１のパルス発生
回路２でデジタル信号に変える。本方式では水平
同期信号が有るときには論理“１”、水平同期信
号が無いときには論理“０”のパルスとしてい
る。具体的には、第２図のようにトランジスタ
TR１，TR２で水平同期信号を増幅し、コンデン
サC1で積分して、その積分出力レベルが抵抗
R1，R2の分割比で決る基準電圧を越えるとトラ
ンジスタTR３が導通してその出力Ａは論理
“０”となり基準電圧以下では論理“１”とな
る。
検出するために、テレビジヨンセツトの受信回路
からの水平同期信号を検出積分回路１で検出し積
分し、その出力レベルに応じて第１のパルス発生
回路２でデジタル信号に変える。本方式では水平
同期信号が有るときには論理“１”、水平同期信
号が無いときには論理“０”のパルスとしてい
る。具体的には、第２図のようにトランジスタ
TR１，TR２で水平同期信号を増幅し、コンデン
サC1で積分して、その積分出力レベルが抵抗
R1，R2の分割比で決る基準電圧を越えるとトラ
ンジスタTR３が導通してその出力Ａは論理
“０”となり基準電圧以下では論理“１”とな
る。
次いで、この出力パルスＡにより電荷蓄積回路
３を制御し、その放電時定数に応じて第２のパル
ス発生回路４で所定時間幅のパルスＥを発生す
る。上記のように放送電波がなくなると出力Ａは
“０”となるので、インバータIN１で反転すると
Ｂのように“１”となる。それによりゲートＧ
１，Ｇ２及びコンデンサC2、抵抗R3などで構成
されるワンシヨツトマルチバイブレータをトリガ
してＣのようなパルスを得る。このパルスＣによ
りコンデンサC3に充電し、所定時定数で放電さ
せてＤのような出力を得、これをＣ−MOSブツ
フア回路BU１に通してＥのようなパルスを出力
する。コンデンサC3のチヤージはインピーダン
スが高いために徐々に放電し、一定時間T1後に
出力電圧Ｄのレベルがブツフア回路BU１のスレ
ツシホールドを切り、出力が反転する。T1の値
はC3の値を選択することにより自由に選べる
が、10数秒〜数10分まで自由に選ぶことができ
る。
３を制御し、その放電時定数に応じて第２のパル
ス発生回路４で所定時間幅のパルスＥを発生す
る。上記のように放送電波がなくなると出力Ａは
“０”となるので、インバータIN１で反転すると
Ｂのように“１”となる。それによりゲートＧ
１，Ｇ２及びコンデンサC2、抵抗R3などで構成
されるワンシヨツトマルチバイブレータをトリガ
してＣのようなパルスを得る。このパルスＣによ
りコンデンサC3に充電し、所定時定数で放電さ
せてＤのような出力を得、これをＣ−MOSブツ
フア回路BU１に通してＥのようなパルスを出力
する。コンデンサC3のチヤージはインピーダン
スが高いために徐々に放電し、一定時間T1後に
出力電圧Ｄのレベルがブツフア回路BU１のスレ
ツシホールドを切り、出力が反転する。T1の値
はC3の値を選択することにより自由に選べる
が、10数秒〜数10分まで自由に選ぶことができ
る。
さらに、この出力レベルＥをＦのようにT2だ
け遅延回路５で遅らせる。なおT2は数秒〜10数
秒に選べばよい。インバータIN２，IN３、抵抗
R4、コンデンサC4などからなる遅延回路５によ
り遅延すると、その出力はＦのようになり、これ
を微分回路６にて微分する。
け遅延回路５で遅らせる。なおT2は数秒〜10数
秒に選べばよい。インバータIN２，IN３、抵抗
R4、コンデンサC4などからなる遅延回路５によ
り遅延すると、その出力はＦのようになり、これ
を微分回路６にて微分する。
そして、ORゲート７には検出出力Ａとこの微
分出力Ｇとを加えて、Ｈのような“０”となる出
力とする。これをフリツプフロツプ８のセツト入
力端子に加えて反転させ、その出力波形をＩのよ
うに“１”とする。このフリツプフロツプ８の出
力パルスＩを電源用リレー駆動回路９のワンシヨ
ツトマルチバイブレータMMに供給し、適当なパ
ルス幅のパルスをダイオードD3を介して、リモ
ートコントロール受信回路用のデコーダDECの
電源オン−オフ制御端子並びに電源リレー回路
RLに印加する。
分出力Ｇとを加えて、Ｈのような“０”となる出
力とする。これをフリツプフロツプ８のセツト入
力端子に加えて反転させ、その出力波形をＩのよ
うに“１”とする。このフリツプフロツプ８の出
力パルスＩを電源用リレー駆動回路９のワンシヨ
ツトマルチバイブレータMMに供給し、適当なパ
ルス幅のパルスをダイオードD3を介して、リモ
ートコントロール受信回路用のデコーダDECの
電源オン−オフ制御端子並びに電源リレー回路
RLに印加する。
前記デコーダDEとしてシーメンス社製の
SAB3209を用いた場合オン−オフ制御端子は双
方向にパルスが伝送され、前記ワンシヨツトマル
チバイブレータMMの出力パルスによりデコーダ
DECの内部のフリツプフロツプが、オフ側に反
転される。したがつて、電源リレーはオフに駆動
され、電源が遮断される。
SAB3209を用いた場合オン−オフ制御端子は双
方向にパルスが伝送され、前記ワンシヨツトマル
チバイブレータMMの出力パルスによりデコーダ
DECの内部のフリツプフロツプが、オフ側に反
転される。したがつて、電源リレーはオフに駆動
され、電源が遮断される。
次に、リモートコントロール回路から電源を投
入するように制御すると、デコーダDECのオン
−オフ制御出力端子はオン側に反転し、パルス整
形回路PUを介してフリツプフロツプ８のリセツ
ト端子に加えてリセツトの状態にもどし、同時に
電源リレー回路RLをドライブして電源をオンに
する。
入するように制御すると、デコーダDECのオン
−オフ制御出力端子はオン側に反転し、パルス整
形回路PUを介してフリツプフロツプ８のリセツ
ト端子に加えてリセツトの状態にもどし、同時に
電源リレー回路RLをドライブして電源をオンに
する。
ここで選局切換時等に一般的に水平同期信号が
切れた場合について述べると、一時的に水平同期
信号が切れたときには第４図のように一旦遮断制
御動作に入る。しかし電源が切れる以前に再び水
平同期信号が現れるとパルスＡは“１”Ｂは
“０”となる。従つてダイオードD2を介してC2の
両端電位は“０”になり出力Ｅも“０”となつ
て、遅延回路５を通して微分すると、水平同期信
号がなくなつて後、少なくとも遅延分T2だけは
おくれた微分出力Ｇが現れる。ところがこのとき
出力Ａはすでに“１”になつており、ORゲート
７の出力Ｈには変化がなく、フリツプフロツプ８
の出力Ｉも変化しない。
切れた場合について述べると、一時的に水平同期
信号が切れたときには第４図のように一旦遮断制
御動作に入る。しかし電源が切れる以前に再び水
平同期信号が現れるとパルスＡは“１”Ｂは
“０”となる。従つてダイオードD2を介してC2の
両端電位は“０”になり出力Ｅも“０”となつ
て、遅延回路５を通して微分すると、水平同期信
号がなくなつて後、少なくとも遅延分T2だけは
おくれた微分出力Ｇが現れる。ところがこのとき
出力Ａはすでに“１”になつており、ORゲート
７の出力Ｈには変化がなく、フリツプフロツプ８
の出力Ｉも変化しない。
本装置は、このように安価なＣ−MOS回路だ
けで放送終了時点を検知し、自動的に電源を遮断
することができ、従来の機械式や別のタイマーを
設定する方法に比べて電子回路により実現できる
ので、経済的であり、設定の手間がはぶけ確実で
あるなどの利点が大きい。なお、本発明はテレビ
ジヨン受像機以外にも各種の受信装置に応用する
ことができることはいうまでもない。
けで放送終了時点を検知し、自動的に電源を遮断
することができ、従来の機械式や別のタイマーを
設定する方法に比べて電子回路により実現できる
ので、経済的であり、設定の手間がはぶけ確実で
あるなどの利点が大きい。なお、本発明はテレビ
ジヨン受像機以外にも各種の受信装置に応用する
ことができることはいうまでもない。
第１図は本発明の一実施例における受信装置の
電源制御装置を示す要部ブロツク図、第２図はそ
の具体的回路構成図、第３図及び第４図はその動
作説明のための各部の波形図である。 １……検出積分回路、２……第１のパルス発生
回路、３……電荷蓄積回路、４……第２のパルス
発生回路、５……遅延回路、６……微分回路、７
……ORゲート、８……フリツプフロツプ、９…
…電源リレー駆動回路、１０……リモートコント
ロール回路のデコーダ。
電源制御装置を示す要部ブロツク図、第２図はそ
の具体的回路構成図、第３図及び第４図はその動
作説明のための各部の波形図である。 １……検出積分回路、２……第１のパルス発生
回路、３……電荷蓄積回路、４……第２のパルス
発生回路、５……遅延回路、６……微分回路、７
……ORゲート、８……フリツプフロツプ、９…
…電源リレー駆動回路、１０……リモートコント
ロール回路のデコーダ。
Claims (1)
- １ 放送受信信号の有無を検出して積分する検出
積分回路と、その出力レベルに応じてパルスを発
生する第１のパルス発生回路と、この第１のパル
ス発生回路に接続された電荷蓄積回路と、この電
荷蓄積回路の放電時定数に応じた時間幅のパルス
を発生する第２のパルス発生回路を具備し、前記
第２のパルス発生回路の出力パルスを遅延回路に
より遅延してからその後縁を微分した信号と前記
放送受信信号の検出積分出力信号とを論理ゲート
回路を介して２安定回路のセツト入力端子に供給
し、その２安定回路の出力信号を電源遮断駆動回
路に供給するとともに、電源投入回路から発生さ
れる投入信号を前記２安定回路のリセツト入力端
子に供給するようにしたことを特徴とする受信装
置の電源制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1369079A JPS55105443A (en) | 1979-02-07 | 1979-02-07 | Power control unit for receiving device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1369079A JPS55105443A (en) | 1979-02-07 | 1979-02-07 | Power control unit for receiving device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55105443A JPS55105443A (en) | 1980-08-13 |
| JPS6119182B2 true JPS6119182B2 (ja) | 1986-05-16 |
Family
ID=11840177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1369079A Granted JPS55105443A (en) | 1979-02-07 | 1979-02-07 | Power control unit for receiving device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55105443A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02145371U (ja) * | 1989-05-15 | 1990-12-10 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5837214U (ja) * | 1981-09-07 | 1983-03-10 | パイオニア株式会社 | オ−デイオ装置の電源自動遮断装置 |
| JPS6115842U (ja) * | 1984-07-03 | 1986-01-29 | パイオニア株式会社 | 無線通信機の電源供給タイマ装置 |
| JPS61162124U (ja) * | 1985-03-27 | 1986-10-07 |
-
1979
- 1979-02-07 JP JP1369079A patent/JPS55105443A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02145371U (ja) * | 1989-05-15 | 1990-12-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55105443A (en) | 1980-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3378775A (en) | Method and apparatus for controlling a television receiver | |
| JPS6119182B2 (ja) | ||
| JPH0529181B2 (ja) | ||
| US5596552A (en) | Circuit for resetting time of timer | |
| US3949164A (en) | Television signal detecting circuit | |
| US4449064A (en) | Three state output circuit | |
| US4540898A (en) | Clocked buffer circuit using a self-bootstrapping transistor | |
| US3609221A (en) | Video signal identification circuit | |
| GB1572469A (en) | Switching arrangement for automatically turning off a television set | |
| US4600944A (en) | Low cost synchronizing signal separator | |
| US4348770A (en) | Manual channel selection apparatus | |
| JPS6216037Y2 (ja) | ||
| JPH0210683Y2 (ja) | ||
| US5317459A (en) | Floppy disk apparatus having power-save system during standby mode | |
| US5889421A (en) | Device for detecting the locking of an automatic gain control circuit | |
| JPH0417510B2 (ja) | ||
| US4211988A (en) | Search tuning system for television receiver | |
| JPS5840701Y2 (ja) | テレビジヨン受像機の電源制御装置 | |
| JPS6223165Y2 (ja) | ||
| US3798362A (en) | Automatic shut-off device | |
| JPS6324579Y2 (ja) | ||
| JPS6329850B2 (ja) | ||
| JPS6011851B2 (ja) | 受信機 | |
| JPS6211085Y2 (ja) | ||
| JPS6010160Y2 (ja) | モノラル・ステレオ切換制御回路 |