JPH04205143A - １チップマイクロコンピュータ - Google Patents
１チップマイクロコンピュータInfo
- Publication number
- JPH04205143A JPH04205143A JP2339880A JP33988090A JPH04205143A JP H04205143 A JPH04205143 A JP H04205143A JP 2339880 A JP2339880 A JP 2339880A JP 33988090 A JP33988090 A JP 33988090A JP H04205143 A JPH04205143 A JP H04205143A
- Authority
- JP
- Japan
- Prior art keywords
- option
- signal
- rom
- inverse
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は１チツプマイクロコンピユータのプログラマ
ブルＲＯＭ版におけるオプション設定に関する。
ブルＲＯＭ版におけるオプション設定に関する。
［発明の概要］
この発明はｌチップマイクロコンピュータのプログラマ
ブルＲＯＭ版において、プログラムＲ０Ｍとオプション
ＲＯＭの２つのメモリを持ちオプション設定はシステム
のイニシアライズ中に行ない、プログラム走行時には、
マイク切換で設定された時と同等な機能をすることを可
能としたものである。
ブルＲＯＭ版において、プログラムＲ０Ｍとオプション
ＲＯＭの２つのメモリを持ちオプション設定はシステム
のイニシアライズ中に行ない、プログラム走行時には、
マイク切換で設定された時と同等な機能をすることを可
能としたものである。
［従来の技術］
従来プログラマブルＲＯＭ版のオプション設定は、第２
図に示すようにＣＰＵに接続されたプログラムＲＯＭに
書かれたとおり、ＣＰｔＪがビニシアライズ後最初にプ
ログラムＲＯＭ内に書かれた命令によってオプションの
設定を行なうことが知られていた。
図に示すようにＣＰＵに接続されたプログラムＲＯＭに
書かれたとおり、ＣＰｔＪがビニシアライズ後最初にプ
ログラムＲＯＭ内に書かれた命令によってオプションの
設定を行なうことが知られていた。
［発明が解決しようとする課題］
しかし従来の技術のＣＰＴＪがビニシアライズ後最初に
プログラムＲＯＭ内に書かれた命令によってオプション
設定を行なう方法では、マスクＲＯＭ版いわゆるアルミ
マスク切換によるオプション設定された１チツプマイク
ロコンピユータと同一のプログラムでは制御できない欠
点があった。この発明は従来のこのような欠点を解決す
るために、プログラマブルＲＯＭ版とマスクＲＯＭ版の
プログラムＲＯＭのＲＯＭに書くプログラムが同一で制
御することを可能とすることを目的としている。
プログラムＲＯＭ内に書かれた命令によってオプション
設定を行なう方法では、マスクＲＯＭ版いわゆるアルミ
マスク切換によるオプション設定された１チツプマイク
ロコンピユータと同一のプログラムでは制御できない欠
点があった。この発明は従来のこのような欠点を解決す
るために、プログラマブルＲＯＭ版とマスクＲＯＭ版の
プログラムＲＯＭのＲＯＭに書くプログラムが同一で制
御することを可能とすることを目的としている。
［課題を解決するための手段］
上記課題を解決するために、この発明はプログラムＲＯ
ＭとオプションＲＯＭの２つのメモリを持ち、システム
のビニシアライズ中に前記オプションＲＯＭの内容をオ
プション設定レジスタに書き込むハードウェア構成とし
、イニシアライズ解除後、いわゆるプログラム走行時に
は、オプションの設定が終了しているようにした。
ＭとオプションＲＯＭの２つのメモリを持ち、システム
のビニシアライズ中に前記オプションＲＯＭの内容をオ
プション設定レジスタに書き込むハードウェア構成とし
、イニシアライズ解除後、いわゆるプログラム走行時に
は、オプションの設定が終了しているようにした。
［作用］
上記のように構成された１チツプマイクロコンピユータ
は、システムのビニシアライズ中にオプションの設定が
終了するため、プログラムＲＯＭに書くプログラムには
、オプションの設定を考慮することなく、プログラムを
作成することが可能とな机 ［実施例］ 以下に、この発明の１チツプマイクロコンビユークの実
施例を図面に基づいて説明する。第１図において、オプ
ションＲＯＭ １はオプションレジスタ２に接続され、
オプション設定制御回路３はオプションＲＯＭＩとオプ
ションレジスタ２に接続し、周辺回路４の出力信号ＩＮ
ＩＴはオプション設定制御回路３に接続され、本１チツ
プマイクロコンピユータの基準信号である５ＹＳＣＬＫ
信号はＣＰＵ７とオプション設定制御回路３に接続され
る。又ＣＰＵ７には周辺回路４とプログラムＲＯＭ８と
ＲＡＭ９に接続され、第２図の従来の構成とオプション
レジスタ２がＣＰＵ７に接続されていない以外は同等な
構成となっている。オプション設定制御回路３の内部構
成を第３図に、また動作タイミングを第４図に示し、動
作タイミングはａ、ｂ、ｃ、ｄの４ＢＩＴＥのオプショ
ンレジスタがオプションレジスタ群２の中にあるものと
した。本発明の動作は第４図に示すように、外部より周
辺回路４に接続されたＲＥＳＥＴ信号がＬｏｗレベルと
なりかつある一定の区間Ｌｏｗレベルを保持することに
よりイニシアライズが有効となり、システムのイニシア
ライズ信号である周辺回路４の出力信号ＩＮＩＴがＣＰ
Ｌ１７がイニシアルに必要な期間でかつオプションレジ
スタ２に書き込みが必要な期間Ｌｏｗの状態となりシス
テムのイニシアルを行なう０本発明では、この期間にオ
プションＲＯＭＩより、オプションレジスタ２にオプシ
ョン設定制御回路３を用いて書き込みを行なうものであ
る。
は、システムのビニシアライズ中にオプションの設定が
終了するため、プログラムＲＯＭに書くプログラムには
、オプションの設定を考慮することなく、プログラムを
作成することが可能とな机 ［実施例］ 以下に、この発明の１チツプマイクロコンビユークの実
施例を図面に基づいて説明する。第１図において、オプ
ションＲＯＭ １はオプションレジスタ２に接続され、
オプション設定制御回路３はオプションＲＯＭＩとオプ
ションレジスタ２に接続し、周辺回路４の出力信号ＩＮ
ＩＴはオプション設定制御回路３に接続され、本１チツ
プマイクロコンピユータの基準信号である５ＹＳＣＬＫ
信号はＣＰＵ７とオプション設定制御回路３に接続され
る。又ＣＰＵ７には周辺回路４とプログラムＲＯＭ８と
ＲＡＭ９に接続され、第２図の従来の構成とオプション
レジスタ２がＣＰＵ７に接続されていない以外は同等な
構成となっている。オプション設定制御回路３の内部構
成を第３図に、また動作タイミングを第４図に示し、動
作タイミングはａ、ｂ、ｃ、ｄの４ＢＩＴＥのオプショ
ンレジスタがオプションレジスタ群２の中にあるものと
した。本発明の動作は第４図に示すように、外部より周
辺回路４に接続されたＲＥＳＥＴ信号がＬｏｗレベルと
なりかつある一定の区間Ｌｏｗレベルを保持することに
よりイニシアライズが有効となり、システムのイニシア
ライズ信号である周辺回路４の出力信号ＩＮＩＴがＣＰ
Ｌ１７がイニシアルに必要な期間でかつオプションレジ
スタ２に書き込みが必要な期間Ｌｏｗの状態となりシス
テムのイニシアルを行なう０本発明では、この期間にオ
プションＲＯＭＩより、オプションレジスタ２にオプシ
ョン設定制御回路３を用いて書き込みを行なうものであ
る。
オプション設定制御回路３の動作はまず信号ＲＥＳＥＴ
がＬｏｗレベルとなりオプションＲＯＭ１のアドレス信
号Ａ。とＡ、が初期化されＯとなり次に信号ＲＥＳＥＴ
が有効な場合、信号ＩＮＩＴがＬｏｗレベルとなる。こ
の状態で信号５ＹＳＣＬＫと信号ＩＮＩＴの論理積信号
である信号０ＰＷＲの立ち下がりにてオプションＲＯＭ
１のアドレス信号Ａ０とＡ、がインクリメントする。又
同時に信号０ＰＷＲの立ち上がりにてオプションＲＯＭ
Ｉの値をオプションレジスタ群２を構成するオプション
レジスタａ、ｂ、ｃ、ｄの順番に書き込む構成となって
いる。このような構成をすることによってシステムビニ
シアライズ中にオプション設定が終了し、プログラムＲ
は、オプションの設定を考慮する必要がなくなるのであ
る６本発明の説明ではオブションンの設定は４ＢＩＴＥ
だがこのワード数は問わないものであり又、ビニシアラ
イズ中のオプションレジスタ２への書き込み方法は問わ
ないものである。
がＬｏｗレベルとなりオプションＲＯＭ１のアドレス信
号Ａ。とＡ、が初期化されＯとなり次に信号ＲＥＳＥＴ
が有効な場合、信号ＩＮＩＴがＬｏｗレベルとなる。こ
の状態で信号５ＹＳＣＬＫと信号ＩＮＩＴの論理積信号
である信号０ＰＷＲの立ち下がりにてオプションＲＯＭ
１のアドレス信号Ａ０とＡ、がインクリメントする。又
同時に信号０ＰＷＲの立ち上がりにてオプションＲＯＭ
Ｉの値をオプションレジスタ群２を構成するオプション
レジスタａ、ｂ、ｃ、ｄの順番に書き込む構成となって
いる。このような構成をすることによってシステムビニ
シアライズ中にオプション設定が終了し、プログラムＲ
は、オプションの設定を考慮する必要がなくなるのであ
る６本発明の説明ではオブションンの設定は４ＢＩＴＥ
だがこのワード数は問わないものであり又、ビニシアラ
イズ中のオプションレジスタ２への書き込み方法は問わ
ないものである。
［発明の効果］
この発明は以上説明したように簡単なハードウェアの追
加でプログラム走行時版の１チツプマイクロコンピユー
タもマスクＲＯＭ版と同一のプログラムで機能すること
ができ、プログラムの作成を容易にする効果がある。
加でプログラム走行時版の１チツプマイクロコンピユー
タもマスクＲＯＭ版と同一のプログラムで機能すること
ができ、プログラムの作成を容易にする効果がある。
第１図はこの発明にかかるシステム構成図、第２図は従
来のシステム構成図、第３図は本発明にがかるオプショ
ン設定制御回路の内部構成図、第４図は本発明のオプシ
ョン設定タイムチャートである。 ｌ・・・オプションＲＯＭ ２・・・オプションレジスタ群 ３・・・オプション設定制御回路 ４・・・周辺回路 ７・・・ＣＰＵ ８・・・プログラムＲＯＭ ９・・・ＲＡＭ 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助シフテベ極へ口 第 １ 図 従来のシステム碩人′品 第 ２ 図
来のシステム構成図、第３図は本発明にがかるオプショ
ン設定制御回路の内部構成図、第４図は本発明のオプシ
ョン設定タイムチャートである。 ｌ・・・オプションＲＯＭ ２・・・オプションレジスタ群 ３・・・オプション設定制御回路 ４・・・周辺回路 ７・・・ＣＰＵ ８・・・プログラムＲＯＭ ９・・・ＲＡＭ 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助シフテベ極へ口 第 １ 図 従来のシステム碩人′品 第 ２ 図
Claims (1)
- ＣＰＵとＣＰＵに接続された周辺回路とＣＰＵに接続さ
れたＲＡＭと外部より書き込み可能なＣＰＵに接続され
たプログラマブルＲＯＭとで構成され、システムのプロ
グラム走行時にはオプションの設定が終了していること
を特徴とする１チップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2339880A JPH04205143A (ja) | 1990-11-29 | 1990-11-29 | １チップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2339880A JPH04205143A (ja) | 1990-11-29 | 1990-11-29 | １チップマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04205143A true JPH04205143A (ja) | 1992-07-27 |
Family
ID=18331694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2339880A Pending JPH04205143A (ja) | 1990-11-29 | 1990-11-29 | １チップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04205143A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19630757B4 (de) * | 1995-08-01 | 2005-02-10 | Denso Corp., Kariya | Steuersystem mit einem Mikrocomputer und zugehöriger elektrisch rekonfigurierbarer Logikschaltung |
| US7057264B2 (en) | 2002-10-18 | 2006-06-06 | National Starch And Chemical Investment Holding Corporation | Curable compounds containing reactive groups: triazine/isocyanurates, cyanate esters and blocked isocyanates |
-
1990
- 1990-11-29 JP JP2339880A patent/JPH04205143A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19630757B4 (de) * | 1995-08-01 | 2005-02-10 | Denso Corp., Kariya | Steuersystem mit einem Mikrocomputer und zugehöriger elektrisch rekonfigurierbarer Logikschaltung |
| US7057264B2 (en) | 2002-10-18 | 2006-06-06 | National Starch And Chemical Investment Holding Corporation | Curable compounds containing reactive groups: triazine/isocyanurates, cyanate esters and blocked isocyanates |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS55128641A (en) | Controlling system for vehicle | |
| KR930016880A (ko) | 전자장치 및 그것의 고정정보 수정방법 | |
| US5079694A (en) | Data processing apparatus having a working memory area | |
| JPH04205143A (ja) | １チップマイクロコンピュータ | |
| KR900018791A (ko) | 최소 리셋 타임 유지 회로 | |
| JPS5455336A (en) | Data processor controlled by microprogram | |
| JP2575025B2 (ja) | インサ−キット・エミュレ−タ | |
| JPS5739438A (en) | Input controlling system | |
| KR900007296B1 (ko) | 차재용 마이크로콤퓨터 응용 제어장치 | |
| SU1552189A1 (ru) | Устройство дл контрол программ | |
| SU1005010A1 (ru) | Таймер | |
| KR940011045B1 (ko) | 마이크로 컨트롤 유닛의 인터럽트 백터 어드레싱 방법 | |
| SU746504A1 (ru) | Устройство дл определени экстремальных чисел | |
| JPS6354642A (ja) | メモリ−制御回路 | |
| JPH04218848A (ja) | キャッシュメモリ | |
| JPS62151952A (ja) | 情報処理装置 | |
| JPS5822445A (ja) | デジタル映像処理用演算装置 | |
| JPS5851333U (ja) | プログラム処理装置 | |
| JPH01287767A (ja) | Ｒａｍの制御回路 | |
| JPH04107630A (ja) | 中央処理装置 | |
| JPS61151752A (ja) | マイクロコンピユ−タプログラム開発支援装置 | |
| JPH06119231A (ja) | メモリイニシャルサイクル制御方式 | |
| JPS55134461A (en) | Memory unit control system | |
| JPH0418657A (ja) | マイクロコンピュータｉ／ｏバス | |
| JPH06222801A (ja) | プログラマブルコントローラ |