JPH04206654A - リードフレームおよび半導体装置 - Google Patents
リードフレームおよび半導体装置Info
- Publication number
- JPH04206654A JPH04206654A JP2330482A JP33048290A JPH04206654A JP H04206654 A JPH04206654 A JP H04206654A JP 2330482 A JP2330482 A JP 2330482A JP 33048290 A JP33048290 A JP 33048290A JP H04206654 A JPH04206654 A JP H04206654A
- Authority
- JP
- Japan
- Prior art keywords
- plate
- power supply
- lead
- ground
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
め要約のデータは記録されません。
Description
さらに詳しくいうと、高出力、高周波の半導体素子の組
立のためのリードフレームおよびこれを適用した半導体
装置に関するものである。
クチュアリングテクノロシイ シンポジラム(1989
Jaoan Electronic Manufact
unig Te−chnology Synposiu
m)、講演番号B4−2.^pr 、1989”マルチ
−レイヤモルデッドプラスチ・ンクノ<ラゲージ゛’
(Multi−Layer Mo1decl Plas
tic Package)に開示された従来のリードフ
レームを示し、図において、(2)はインナーリード、
(31)は電源プレート、<32)はグランドプレート
である。(4)はポリイミドフィルムで、電源プレート
(31)をインナーリード(2)に、またグランドプレ
ー) (32)を電源プレート(31)に接着させる。
装置であり、図において、(8)は半導体素子、(81
)は電源電位をもつ電源パッド、(82)はグランド電
位をもつグランドバッド、(83)は信号系の電極パッ
ドである。
ヤ(9)で結線されている。グランドパッド(82)は
グランドプレート(32)に^Uワイヤ(9)で結線さ
れている。
^Uワイヤ(9)で結線されている。
ムの本体は、Cu合金1枚板から、金型ノくンチらしく
は、化学薬品による工・・ノチンクにより要求するパタ
ーンを形成する。とりわけ、イシ+−リー1〜(2)の
先端は、フし−ム中心に向か−〉て細・くなり、近年ピ
ン数の増加に伴い、加工限界に来ている。その後、イン
ナーリード(2)の下面から接着剤層を有するポリイミ
ドフィルムを介して、Cu合金で製造された電源プレー
トとり°ランドプレートを接着させ、電源プレー+13
1)の端子(31a)とインナーリード(2)出端子(
2b)を電気溶接し、また、グランドプレート(32)
の端子(32a)とインナーリード(2)の端子(2a
)を電気溶接することで、電位を取出せる構造にしてい
る。次に半導体素子(8)をグランドプレート(31)
上に半日または樹脂などのダイボンド材を介して接合し
、ワイヤボンドにより結線を行う。通常、リードフレー
ム全体が300℃程度に加熱された状態で^Uワイヤの
先端を溶融してAuボールを形成し、これを電極パッド
(83)に加圧するとともに、超音波振動を印加するこ
とにより、Auボールと電極パソF(83)の^1合金
を生成して接合を完了する。その後、^Uワイヤを繰り
出し、ワイヤ自体をインナーリーF(2)上に同じく、
加圧するとともに、超音波振動を印加する二とにより、
^UワイヤとインナーリーF(2)上のメツキ(ΔU、
八BへCu)との合金を生成して接合を完了する。これ
を超音波熱圧着によるワイヤホントと呼んている。この
方法で、電源バ/トと電源プレート、グランドパッドと
グランドプレー1・、そして信号系の電極パッドとイン
ナーリードをワイヤボンドする。その後、全体をエポキ
シ系樹脂で封止し、外形リードのフォーミンク加工を施
して、半導体装置として完成する。
構成されているので、電源プレートとインナーリードま
たはグランドプレートとインナーリードを電気溶接する
ため、リードフレーム自体の反りが発生した安定した品
質を確保てきす、高い製造コストが必要であった。また
、通常のり−トフレームの下に電源プレートとグランド
プレートを接着するため、モールド樹脂との密着力を低
下させてパラゲージクラ・・/りなとを生し、信頼性を
低下させるなどの問題点かあった。
たちのて、第一の発明は、信号系と電源をクランドのイ
ンダクタンスを低下させたままで、安定ヒな品質と安価
な製造コストのり−トフレームを得ることを目的とする
。
ともに電源系の雑音を小さくシ、信号系に対してはクロ
ストークを押えた半導体装置を得ることを目的とする。
Cu合金にして電源プレートとグランドプレートをリー
ドフレームとは別層に広げて設けたものである。
ドを絶縁体層を介して電源プレートとグランドプレート
て侠んた多層構造にしたちのてある。
ムの材質であるCu合金は、熱伝導率か高く、非磁性体
であるため、数100 M It z帯でも低インダク
タンスとなり、放熱性を向上するとともに雑音を低下さ
せる。
してストリップラインとなる。
するためにワイヤボンドを行い、信号系インナーリード
を挟んで電源プレートとゲランドブし一トが対面した構
造により、製造も容易で、モールド樹脂の中で応力を発
生することが少なくなる。
図において、(1)はダイスパッド、(7)はこのダイ
スパッドをフレームに吊るための吊リード、(2)はイ
ンナーリードで(21)は電源リード、(22)はグラ
ンドリードである。(10)は吊り−l〜・(7゛とイ
ンナーリー1〜(2)を支持するフレーム、(31)は
電源プL、 −1−1〈32)はゲランドアし−1−5
<411=。
層、(61八。
ラン1ヘプレート(32)は絶縁体層(41)を介して
イ;ナーリーF(2)の下に接着されている。導電プレ
ート(6)は絶縁体層(51)を介してインナーリーF
(24の上に接着されている。
ンドプレートを兼ねるダイスパソl’、(3)は電源プ
レートである。
ームを使って組立な半導体装置である。
は従来と同様、Cu合金1枚板から金型パンチもしくは
エツチングにより、要求するパターン、即ち、ダイスパ
ッド(1)、吊リード(7)、インナーリード(2)、
フレームを形成する。その後、イ〉ナーリード(2)の
下面から接着剤層を有する絶縁体層(41)を介して、
Cu合金て製造L f、−電源プレート(31)とグラ
ン1〜プレート(32)をフレームの1片に対して、1
対ずつ接着させる。以に、インナーリードの上面からも
接着剤層を有する絶縁体層(51)を介して、CLI合
金で製造した導電プし−1(61)、(62)を先の電
源プレート(31)とクランドプレート(32)と対面
する位置に接着させる。こ二で、ダイスパッド(1)と
グランドプレート(32)は一体止して、両方を兼用し
たものでも良い。これがリードフレームの製造方法であ
る。
たは樹脂などのダイホント材を介して半導体素子(8〉
を接合し、半導体素子(8)の電極パッド(83)とイ
ンナーリード(2)をへUワイヤにより超音波熱圧着ワ
イヤボンドする。電源パッド(81)は電源プレー)
(31)にワイヤボンド後、電源リード(21)に再度
ワイヤボンドされる。グランドパッド(82)はグラン
ドプレー) (32)または電源プレート(3)にワイ
ヤボンド後、グランドリード(22)に再度ワイヤボン
ドされる。その後、電源リード(21)と導電プし−1
−(62)をワイヤボンドし、グラン1〜リード(22
)と導電プレート(61)をワイヤボンドして、信号系
のインナーリード(2)か絶縁体層を介して、電源プレ
ートとグランドプレートに挟まれた多層構造にし、全体
をエポキシ系樹脂て封止して外形リードのフォーミンク
加工を施して、半導体装置として完成する。
ンドブし−1・と電源プレー1−が交互に並んだが、イ
ンナーリードの下全体をグランドプレート、インナーリ
ードの上全体を電源プレートとなる構造でも良い。
ナーリードの特性に応して、ワイヤボンドの方法を変え
て、電位を変えても良い。
金を使って、ダイスパッドとインナーリードを形成し、
このインナーリードの下にCu合金の電源プレー1−と
ゲランドブし一トを広げた多層構造にしたので、従来技
術の延長で、安定した品質で安価に、低インダクタンス
で熱伝導率の高いり一トフレームを得られる効果がある
。
1−の電位わ設定し、信号系のインナーリードを絶縁体
層を介して電源プレートとグランドプレートて挟んた構
造にしたのて、クロストークを抑えた半導体装置を得ら
れる効果かある。また同時に、モールド樹脂の中で応力
を発生しにくい構造になり、パッケージクランクを防止
する効果がある。
(b)、第2図は他の実施例の正面図(、)と断面図、
/第3図は第二の発明の一実施例の正面図(a)と断面
図(b)、第4図は他の実施例の正面図(、)と断面図
(b)、第5図は従来のリードフレームの分解斜視図、
第6図は従来の半導体装置の正面図である。 (1)はダイスパ・/ド、(2) ・インナーリー
ド、(3)は電:原ブL−−1へ、(32)は7ラン1
〜フ・シート、(41) 、 (51)は絶縁体層、(
6)は導電プレート、(8)は半導体素子、(81)は
電源パッド、(82)はクランドパIト、(83)は信
号系の電極バ・/ト、(9)は^Uワイヤ。 なお、各図中、同一符号は同一また(ま相当部分を示す
。 代 理 人 曾 我 道 照第1図 ((]) b、導lノルート 第2図 (a) 第3図 9:Au77f’# 第4図 3132 ン 手続補正書 平成 3年 9月26日
Claims (4)
- (1)半導体素子を固定するダイスパッドと、前記半導
体素子の信号系電極パッドを結線するインナーリードと
、電源パッドを結線する電源プレートと、グランドパッ
ドを結線するグランドプレートとを備えたリードフレー
ムにおいて、前記インナーリードの下に絶縁体層を介し
て、前記電源プレートと前記グランドプレートを配し、
かつ、前記インナーリードの上に絶縁体層を介して導電
プレートを配してなることを特徴とするリードフレーム
。 - (2)グランドプレートおよび電源プレートのいずれか
がダイスパッドと一体構造になっている請求項(1)記
載のリードフレーム。 - (3)ダイスパッド、インナーリード、電源プレート、
グランドプレートおよび導電プレートの材質がCu合金
である請求項(1)記載のリードフレーム。 - (4)リードフレームのダイスパッドに固定後、信号系
電極パッドとインナーリードを金属ワイヤで結線した半
導体素子と、 電源プレートに結線後、電源リードに結線された電源パ
ッドと、グランドプレート、グランドリードに結線後、
電源プレートに対面する導電プレートと前記グランドリ
ードを結線してなるグランドパッドと、 全体を封止したエポキシ系樹脂と、 を備えてなる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2330482A JP2569217B2 (ja) | 1990-11-30 | 1990-11-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2330482A JP2569217B2 (ja) | 1990-11-30 | 1990-11-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04206654A true JPH04206654A (ja) | 1992-07-28 |
| JP2569217B2 JP2569217B2 (ja) | 1997-01-08 |
Family
ID=18233119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2330482A Expired - Fee Related JP2569217B2 (ja) | 1990-11-30 | 1990-11-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2569217B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878610A (ja) * | 1994-08-31 | 1996-03-22 | Nec Corp | 半導体装置 |
| EP0847087A3 (en) * | 1996-12-04 | 1999-11-17 | Texas Instruments Incorporated | A leadframe |
| DE19755954B4 (de) * | 1997-04-18 | 2005-04-21 | LG Semicon Co., Ltd., Cheongju | Leiterrahmenstruktur, diese verwendende Halbleiterbaugruppe und Herstellungsverfahren hierfür |
-
1990
- 1990-11-30 JP JP2330482A patent/JP2569217B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878610A (ja) * | 1994-08-31 | 1996-03-22 | Nec Corp | 半導体装置 |
| EP0847087A3 (en) * | 1996-12-04 | 1999-11-17 | Texas Instruments Incorporated | A leadframe |
| DE19755954B4 (de) * | 1997-04-18 | 2005-04-21 | LG Semicon Co., Ltd., Cheongju | Leiterrahmenstruktur, diese verwendende Halbleiterbaugruppe und Herstellungsverfahren hierfür |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2569217B2 (ja) | 1997-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2816239B2 (ja) | 樹脂封止型半導体装置 | |
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| JP3007023B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPH09260538A (ja) | 樹脂封止型半導体装置及び製造方法とその実装構造 | |
| JP3494901B2 (ja) | 半導体集積回路装置 | |
| WO2011030368A1 (ja) | 半導体装置とその製造方法 | |
| JPH04206654A (ja) | リードフレームおよび半導体装置 | |
| JP2000156464A (ja) | 半導体装置の製造方法 | |
| KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
| JP2824175B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02343A (ja) | 電子部品搭載用基板 | |
| JP3295987B2 (ja) | 半導体装置の製造方法 | |
| JP2000269376A (ja) | 半導体装置 | |
| JPH0448769A (ja) | 半導体装置 | |
| JP2663860B2 (ja) | 樹脂封止型半導体装置 | |
| JP2606330B2 (ja) | 半導体装置 | |
| JPH04317364A (ja) | 樹脂封止型半導体装置とそれの製造に使用するリードフレーム | |
| JPH08274234A (ja) | 半導体装置およびその製造方法並びに半導体実装モジュール | |
| KR0157882B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| JPS61259533A (ja) | 半導体装置 | |
| JPH04320052A (ja) | 半導体装置 | |
| JPH08264706A (ja) | 半導体装置およびその製造方法 | |
| JPS6133258B2 (ja) | ||
| JPS60110145A (ja) | 樹脂封止型半導体装置 | |
| JP2929547B2 (ja) | 樹脂封止型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |