JPH04206797A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04206797A JPH04206797A JP33743390A JP33743390A JPH04206797A JP H04206797 A JPH04206797 A JP H04206797A JP 33743390 A JP33743390 A JP 33743390A JP 33743390 A JP33743390 A JP 33743390A JP H04206797 A JPH04206797 A JP H04206797A
- Authority
- JP
- Japan
- Prior art keywords
- package
- mounting
- mounting board
- semiconductor device
- recessed part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置に関し、特に面実装基板に半導体
装置を実装する場合の実装基板の構造を提供するもので
ある。
装置を実装する場合の実装基板の構造を提供するもので
ある。
第７図は従来の半導体装置の実装基板の平面図、第８図
は第７図の実装基板にパッケージを実装した状態を示す
断面図である。
は第７図の実装基板にパッケージを実装した状態を示す
断面図である。
図において、（１）は実装基板、（２）は実装基板（１
）のリード部コンタクト、（３）はパッケージ実装位置
、（４）はパッケージ、（５）はパッケージ（４）のリ
ードである。
）のリード部コンタクト、（３）はパッケージ実装位置
、（４）はパッケージ、（５）はパッケージ（４）のリ
ードである。
第８図に示すように例えば外部リード（５）か水平に出
ているパッケージ（４）を実装する場合、パッケージ（
５）のリード（５）部がパッケージ（４）の底面とほぼ
同一高さとなっているため、リード（５）部を実装基板
（１）上のコンタクト（２）部に接続する場合、その位
置決めには高い精度か必要とされる。また、パッケージ
（４）を実装基板（１）に実装した場合の実装高さは、
パッケージ（４）の厚み分だけ必要となり、例えば複数
枚の実装基板を使用し、モジュールとした場合、そのモ
ジュールの体積は大きくなってしまう。
ているパッケージ（４）を実装する場合、パッケージ（
５）のリード（５）部がパッケージ（４）の底面とほぼ
同一高さとなっているため、リード（５）部を実装基板
（１）上のコンタクト（２）部に接続する場合、その位
置決めには高い精度か必要とされる。また、パッケージ
（４）を実装基板（１）に実装した場合の実装高さは、
パッケージ（４）の厚み分だけ必要となり、例えば複数
枚の実装基板を使用し、モジュールとした場合、そのモ
ジュールの体積は大きくなってしまう。
従来の半導体装置は以上のように構成されていたので、
実装基板が平面として形成されているため、パッケージ
の実装に際して位置決め精度が高く要求され、また、こ
の実装基板を用いてモジュール化する場合、その体積が
大きくなるなとの問題点があった。
実装基板が平面として形成されているため、パッケージ
の実装に際して位置決め精度が高く要求され、また、こ
の実装基板を用いてモジュール化する場合、その体積が
大きくなるなとの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、パッケージの実装を高精度にするとともに、
実装体積も小さくてきる半導体装置を得ることを目的と
する。
たもので、パッケージの実装を高精度にするとともに、
実装体積も小さくてきる半導体装置を得ることを目的と
する。
この発明に係る半導体装置は、半導体装置の実装基板上
のパッケージ実装面に、実装するパ・ｙケージとほぼ同
し大きさの凹部又はスルーホールを設けたものである。
のパッケージ実装面に、実装するパ・ｙケージとほぼ同
し大きさの凹部又はスルーホールを設けたものである。
だの発明における実装基板は、パッケージを実装基板に
実装する場合、その位置決めは実装基板上の凹部にパッ
ケージを設置することにより高精度を保つことかてき、
また、凹部にパッケージを設置しているためパッケージ
の実装高さは従来のものより低（なり、複数の実装基板
によりモジュールを構成する場合、その体積を小さくす
ることができる。
実装する場合、その位置決めは実装基板上の凹部にパッ
ケージを設置することにより高精度を保つことかてき、
また、凹部にパッケージを設置しているためパッケージ
の実装高さは従来のものより低（なり、複数の実装基板
によりモジュールを構成する場合、その体積を小さくす
ることができる。
以下、この発明の一実施例を図について説明する。第１
図において、（１）は実装基板、（２）はパンケージを
実装する場合のリート部コンタクト、（６）はパッケー
ジ実装位置（３）に設けられたパッケージとほぼ同じ大
きさの凹部加工部分である。第２図は第１図の■−■線
における断面図、第３図は第１図の実装基板（１）にパ
ッケージを実装した場合の折面図である。図において、
（４）はパッケージ、（５）はパッケージ（４）のリー
トである。
図において、（１）は実装基板、（２）はパンケージを
実装する場合のリート部コンタクト、（６）はパッケー
ジ実装位置（３）に設けられたパッケージとほぼ同じ大
きさの凹部加工部分である。第２図は第１図の■−■線
における断面図、第３図は第１図の実装基板（１）にパ
ッケージを実装した場合の折面図である。図において、
（４）はパッケージ、（５）はパッケージ（４）のリー
トである。
次に動作について説明する。第３図に示すようにパッケ
ージ（４）の実装基板＋１）への実装の位置決めは、実
装基板（１）上の凹部（６）によって自動的に決まって
いるため、あらためて位置決めをする必要かなくなる。
ージ（４）の実装基板＋１）への実装の位置決めは、実
装基板（１）上の凹部（６）によって自動的に決まって
いるため、あらためて位置決めをする必要かなくなる。
また、第３図に示されるようにパッケージ（４）の実装
高さは実装基板（１）上の凹部（６）に落とし込まれた
分だけ低く抑えられることとなる。さらに、パッケージ
（４）のリード（５）の加工の面からは、あらためて外
部リード（５）の曲げ加工の必要かなくなるため、パッ
ケージアセンブリのスルーブツトの向上も可能である。
高さは実装基板（１）上の凹部（６）に落とし込まれた
分だけ低く抑えられることとなる。さらに、パッケージ
（４）のリード（５）の加工の面からは、あらためて外
部リード（５）の曲げ加工の必要かなくなるため、パッ
ケージアセンブリのスルーブツトの向上も可能である。
第４図第５図は、この発明の他の実施例であるパッケー
ジの実装状態を示す断面図である。
ジの実装状態を示す断面図である。
第４図第５図はこの発明の他の実施例であるパッケージ
の実装状態を示す断面図である。
の実装状態を示す断面図である。
なお、上記実施例では実装基板（１）上に凹部（６）を
設けた場合を示したが、これらの他の実施例ではスルー
ホール（７）を設けるようにしたもので、第４図は第３
図の凹部（６）の底部をスルーホール（７）によって貫
通する構造となっている。また、第５図は第４図のスル
ーホール（７）の両面にパッケージ（４）を取付けた場
合で、極めて実装体積を縮小できる。
設けた場合を示したが、これらの他の実施例ではスルー
ホール（７）を設けるようにしたもので、第４図は第３
図の凹部（６）の底部をスルーホール（７）によって貫
通する構造となっている。また、第５図は第４図のスル
ーホール（７）の両面にパッケージ（４）を取付けた場
合で、極めて実装体積を縮小できる。
この構造を採用することにより、第３図の実施例の効果
の他に、パッケージの冷却効率の向上という効果も得ら
れる。
の他に、パッケージの冷却効率の向上という効果も得ら
れる。
第６図は第３図の凹部（６）を実装基板（１）の両面に
設け、パッケージ（４）を実装基板（１）の両面に実装
したもので、実装体積を縮小している。
設け、パッケージ（４）を実装基板（１）の両面に実装
したもので、実装体積を縮小している。
以上のようにこの発明によれば、実装基板にパッケージ
か落し込める凹部又はスルーホールを設けたので、パッ
ケージの実装精度が向上できるとともに、実装体積を縮
小できるという効果がある。
か落し込める凹部又はスルーホールを設けたので、パッ
ケージの実装精度が向上できるとともに、実装体積を縮
小できるという効果がある。
第１図はこの発明の一実施例である実装基板の平面図、
第２図は第１図の■−■線における断面図、第３図は第
２図にパッケージを実装した場合の断面図、第４図〜第
６図はこの発明の他の実施例を示す断面図、第７図は従
来の実装基板の平面図、第８図は第７図の■−■線にお
ける断面図である。 図において、（１）は実装基板、（２）はコンタクト、
（３）はパッケージ実装位置、（４）はパッケージ、（
５）はリード、（６）は凹部、（７）はスルーホールを
示す。 なお、図中、同一符号は同一、または相当部分を示す。
第２図は第１図の■−■線における断面図、第３図は第
２図にパッケージを実装した場合の断面図、第４図〜第
６図はこの発明の他の実施例を示す断面図、第７図は従
来の実装基板の平面図、第８図は第７図の■−■線にお
ける断面図である。 図において、（１）は実装基板、（２）はコンタクト、
（３）はパッケージ実装位置、（４）はパッケージ、（
５）はリード、（６）は凹部、（７）はスルーホールを
示す。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 半導体素子を封止したパッケージを実装する実装基板
に、前記実装基板上に前記パッケージが落とし込める凹
部又はスルーホールを設けたことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33743390A JPH04206797A (ja) | 1990-11-30 | 1990-11-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33743390A JPH04206797A (ja) | 1990-11-30 | 1990-11-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04206797A true JPH04206797A (ja) | 1992-07-28 |
Family
ID=18308586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33743390A Pending JPH04206797A (ja) | 1990-11-30 | 1990-11-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04206797A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5631807A (en) * | 1995-01-20 | 1997-05-20 | Minnesota Mining And Manufacturing Company | Electronic circuit structure with aperture suspended component |
| WO2000014788A3 (en) * | 1998-09-09 | 2000-07-20 | Ericsson Telefon Ab L M | An electronic arrangement comprising a component carrier, a carrier for an electronic component, and a method of producing an electronic arrangement |
-
1990
- 1990-11-30 JP JP33743390A patent/JPH04206797A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5631807A (en) * | 1995-01-20 | 1997-05-20 | Minnesota Mining And Manufacturing Company | Electronic circuit structure with aperture suspended component |
| US5689600A (en) * | 1995-01-20 | 1997-11-18 | Minnesota Mining And Manufacturing Company | Electronic circuit structure |
| WO2000014788A3 (en) * | 1998-09-09 | 2000-07-20 | Ericsson Telefon Ab L M | An electronic arrangement comprising a component carrier, a carrier for an electronic component, and a method of producing an electronic arrangement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070206367A1 (en) | Electronic device | |
| JPH04206797A (ja) | 半導体装置 | |
| US7629660B2 (en) | Semiconductor sensor component including a sensor chip and methods for the manufacturing thereof | |
| JPS63296252A (ja) | 樹脂封止型半導体装置 | |
| US7449770B2 (en) | Substrate with slot | |
| US5157587A (en) | Sealing arrangement | |
| JP2632084B2 (ja) | エンボスタイプキャリアテープ | |
| JPH10209207A (ja) | チップの実装方法 | |
| JPH0536296Y2 (ja) | ||
| JPH02253646A (ja) | リードフレーム | |
| JPH0471288A (ja) | 半導体実装基板 | |
| JPH09184850A (ja) | 半導体加速度センサの基板実装方法 | |
| JPH0697355A (ja) | 積層型電子部品 | |
| JPH036029Y2 (ja) | ||
| JP2024078985A (ja) | 半導体装置 | |
| JPS63248155A (ja) | 半導体装置 | |
| JPH0287654A (ja) | 表面実装型半導体装置 | |
| JPS6068661U (ja) | 混成集積回路装置 | |
| JPH03211861A (ja) | 樹脂封止型半導体用パッケージ | |
| JPH03233960A (ja) | 樹脂封止型半導体装置 | |
| JP2000133911A (ja) | 電子部品搭載装置 | |
| US20070045792A1 (en) | Semiconductor device and semiconductor package | |
| JPH04151859A (ja) | 混成集積回路装置 | |
| JPH10135397A (ja) | 表面実装型半導体装置の実装方法 | |
| JPS63241954A (ja) | 樹脂封止半導体装置 |