JPH04206834A - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は　高度な情報処理や通信システムに必要とされ
る高速性能および集積化に優れた半導体素子として利用
できベ　コレクタアップ構造のヘテロ接合バイポーラト
ランジスタおよびその製造方法に関するものである。

従来の技術 近年における高度情報化社会の発達により、通信分野に
おける高周波化ならびに情報処理分野における高速（Ｌ
　　大容量化がまずまず必要とされている。これらを達
成すべく、半導体素子の高速化高集積化等の性能向上の
ための研究開発かさかんに行われている。

特に　エミッタの禁制帯幅がベースより広い構造を有す
るヘテロ接合バイポーラトランジスタ（よ電流利得を下
げることなくベース抵抗ならびにベース・エミッタ間容
量を低減することかできることから、高速化に適した半
導体素子として注目されている。さらにコレクタアップ
構造のヘテロ接合バイポーラトランジスタ（よ　エミッ
タアップ構造に比べ　ベース・コレクタ間容量の低減に
よる高速（Ｌ　　および共通のエミッタ層利用のよるエ
ミッタ共通回路（Ｉ　２Ｌ、　　Ｅ　ＣＬ等）における
高集積化が可能な超高速半導体素子として有望視されて
いる。

以下、図面を参照しなからコレクタアップ構造の従来の
ヘテロ接合バイポーラトランジスタおよびその製造方法
について説明する。

第４図（ａ、）、　　（ｂ）、　　（ｃ）ｌ垣　コレク
タアップ構造の従来のバイポーラトランジスタおよびそ
の製造方法を示した構造断面図である。

第４図において、　１は崖導体装置の基板、　２はエミ
ッタコンタクト層、　３はベース層４よりも禁制帯幅の
広いＩｆ料からなるエミッタ層、　５はコレクタ胤　６
はコ（ノクタキャップ慰　７はマスク８を用いて形成さ
れたコレクタ電層　９、１０はそれぞれ　前記コレクタ
電極７およびマスク８を用いたイオンビーム１１の選択
イオン注入により形成された外部ベース層および高抵抗
層、　１２、１３はそれぞ扛　ベース電極およびエミッ
タ電１敏Ａ、　　Ｂはそれぞれ　エミッタからコレクタ
に到達したコレクタ電流およびエミッタからベースに漏
れたリーク電流である。

以上の構成によるコレクタアップ構造の従来のヘテロ接
合バイポーラトランジスタおよびその製造方法を、以下
に説明する。

ますミ　半絶縁性ＧａＡｓからなる基板１上に高濃度ｎ
型Ｇ　ａ、　Ａ　ｓからなるエミッタコンタクト層２と
、Ｎ型Ａ、　ｌ　ｅ、３Ｇ　ａ、　ｌ！、７Ａ　Ｓから
なるエミッタ層３と、高濃度ｐ型Ｇ　ａ　Ａ、　ｓから
なるベース層４と、　ｎ型ＧａＡ　ｓからなるコレクタ
層５と、高濃度ｎ型Ｇ　ａ、　Ａ　ｓからなるコレクタ
キャップ層６とを積層した多層膜構造材料を形成後、Ｗ
からなるコレクタ電極７を、マスク８を用いた乾式エツ
チングにより形成する（第４図（ａ））。次に　酸素お
よびベリリウムのイオンからなるイオンビーム１１を、
前記コレクタ電極７および前記マスク８を用いて選択イ
オン注入し　さらに熱処理を行い外部ベース領域に外部
ベース層９を、および外部ベース領域直−ドに高抵抗層
１０を形成する（第４図（ｂ））。次に　前記外部ベー
ス層９および前記エミッタコンタクト層２を露呈させた
後、前記外部ベース層９上および前記エミッタコンタク
ト層２上にベース電極１２およびエミッタ電極１３を形
成じ　さらに素子間分離となるエツチングを行いヘテロ
接合バイポーラトランジスタが完成する（第４図（Ｃ）
）。

（例えｃ′Ｌ　　定立ら著、ジ　インステイテユウトオ
ブ　エレクトリカル　アンド　エレクトロニクス　エン
ジニアーズ、エレクトロン　デバイスレターズミ　第Ｅ
ＤＬ−７＠　１号、第３２頁〜第３４頁、１９８６年（
ＩＥＥＥ　　Ｅｌｅｃｔｒ。

ｎ　　Ｄｅｖｉｃｅ　　Ｌｅｔｔｅｒｓ、　　　Ｖｏｌ
。

ＥＤＬ−７，Ｎｏ、　　Ｌ　　ｐｐ３２−３４　　（１
９８６））参■化　） 以上のよう（、、外部ベース領域直下に高抵抗層１０を
形成することによりエミッタと外部ベース領域との間の
漏れ電流の大部分か抑制され　電流利得が確保される。

発明が解決しようとする課題 しかしながら上記のような方法で（よ　高抵抗層１０に
よって狭められた実効的なエミッタ・ベース接合面積が
コレクタ・ベース接合面積とほぼ等しいため、素子サイ
ズが微細になると第４図（Ｃ）中に示す、　リーク電流
Ｂがコレクタ電流Ａに比べ無視できなくなる。このため
、例えばコレクタサイズが１００ｘ　１００μｒｎ２の
場合電流利得が約８０であってＬ　コレクタサイズを２
×１０μｍ２程度に微細化すると、電流利得は１０以下
になり、素子サイズの微細化に伴い電流利得が低下する
という課題を有していた 本発明は」１記課題に鑑ヘ　コレクタアップ構造からな
るヘテロ接合バイポーラトランジスタにおいて、実効的
なエミッタ・ベース接合面積をコレクタ・ベース接合面
積より小さくすることにより、前記リーク電流Ｂを低減
し　素子サイズを微細化しても高電流利得が得られるヘ
テロ接合バイポーラトランジスタおよびその製造方法を
提供することを目的とするものである。

課題を解決するだめの手段 」１記問題点を解決するために　本発明のヘテロ接合バ
イポーラトランジスタおよびその製造方法は　その構造
として、基板」１置　第１導電型のエミッタ慰　第２導
電型のベース層、および第１導電型のコレクタ層の少な
くとも３層が順次積層され　少なくとも前記エミッタ層
が前記ベース層よりも禁制帯幅の広い材料からなる多層
膜構造材料を有するヘテロ接合バイポーラトランジスタ
において、実効的なエミッタ・ベース接合面積力（コレ
クタ・ベース接合面積より小さいものである。

また　その製造方法として（よ　基板上に　第１導電型
のエミッタ風　第２導電型のベース層、および第１導電
型のコレクタ層の少なくとも３層が順次積層され　少な
くとも前記エミッタ層が前記ベース層よりも禁制帯幅の
広い材料からなる多層膜構造材料を形成する工程と、マ
スクを用い選択的に前記コレクタ層を除去し　前記マス
クの面積より大ぎいコレクタ・ベース接合面積を有する
コレクタメサを形成する工程と、前記マスクを用いた選
択イオン注入によりイオン注入された前記エミッタ層を
高抵抗化して高抵抗層を形成し　エミッタ・ベース接合
面積をほぼ前記マスクの面積にまで狭める工程と、前記
エミッタ層上　前記ベース層上　および前記コレクタ層
」−にそれぞれエミッタＮｈ　　ベース電楓　およびコ
レクタ電極を形ｌＩ− 成する工程とを含んだものである。

さらに他の製造方法として（数　基板上（′−，第１導
電型のエミッタ風　第２導電型のベース層、および第１
導電型のコレクタ層の少なくとも３層が順次積層され　
少なくとも前記エミッタトコが前記ベース層よりも禁制
帯幅の広い材料からなる多層膜構造、ｌｌ料を形成する
工程と、マスクを用い選択的に前記コレクタ層を除去し
　前記マスクの面積トコレクタ・ベース接合面積とがほ
ぼ等しいコレクタメサを形成する工程と、前記基板の法
線方向に対し前記コレクタメサの両側面方向に傾けた斜
方イオン注入によりイオン注入された前記エミッタ層を
高抵抗化して高抵抗層を形成し　エミッタ・ベース接合
面積を前記コレクタ・ベース接合面積よりも狭める工程
と、前記エミッタ層上、前記ベース層上　および前記コ
レクタメサにそれぞれエミッタ電顕　ベース電歇　およ
びコレクタ電極を形成する工程とを含んだものである。

また　さらに他の製造方法としては　基板」−（・へ第
１導電型のエミッタｊ烈　第２導電型のベース嵐および
第１導電型のコレクタ層の少なくとも３層が順次積層さ
れ　少なくとも前記エミッタ層が前記ベース層よりも禁
制帯幅の広い材料からなる多層膜構造材料を形成する工
程と、マスクを用い選択的に前記コレクタ層を除去し　
前記マスクの面積とコレクタ・ベース接合面積とがほぼ
等しいコレクタメサを形成する工程と、前記基板の法線
方向に対し前記コレクタメサの両側面方向に傾けた斜方
イオン注入により、第２導電型であって前記エミッタ層
と等しい禁制帯幅を有するワイドバンドギャップベース
層を形成し　実効的エミッタ・ベース接合面積を前記コ
レクタ・ベース接合面積よりも狭める工程と、前記エミ
ッタ層上　前記ベース層上、および前記コレクタメサに
それぞれエミッタ電極、　ベース電ｔｉｔ　　およびコ
レクタ電極を形成する工程とを含んだものである。

作用 本発明で（友　上記した構造および方法によって、コレ
クタアップ構造のヘテロ接合バイポーラトランジスタに
おいて、実効的なエミッタ・ベース接合面積をコレクタ
・ベース接合面積より小さくすることにより、前記リー
ク電流Ｂを低減し　素子サイズを微細化しても高電流利
得を得ることか可能となる。

実施例 以下、本発明の一実施例としてのヘテロ接合バイポーラ
トランジスタおよびその製造方法について、図面を参照
しながら説明する。

第１図（ａ）、（ｂ）、（ｃ）、第２図（ａ　）、　　
（ｂ　）。

（ｃ）ならびに第３図（ａ）、（ｂ）、（ｃ）ｌ瓜　そ
れぞれ本発明の一実施例におけるヘテロ接合バイポーラ
トランジスタおよびその製造方法を各工程ごとに示した
構造断面図である。

ま哄　第１図（ａ　）、　　（ｂ　）、　　（ｃ　）に
示す本発明の一実施例におけるヘテロ接合バイポーラト
ランジスタおよびその製造方法について、以下に説明す
る。

第１図（ａ）、（ｂ）、（ｃ）において、２１は半導体
装置の基板、　２２はエミッタコンタクト層、　２３は
ベース層２４よりも禁制帯幅の広い材料からなるエミッ
タ風　２５はコレクタ慰　２６はコレクタキャップ胤　
２７は素子間分離のための高抵抗領域　２８はコレクタ
メサを形成するためのマス久　２９は高抵抗層３０を形
成するためのイオンビーム３１、３２、３３はそれぞれ
　コレクタ電ｔＫ　　ベース電極およびエミッタ電極で
ある。

なお、第１図（ａ　）、　　（ｂ　）、　　（ｃ　）は
　前記マスク２８の長手方向に対し垂直な断面を示して
いる。

ま咀　半絶縁性ＧａＡｓからなり表面が（１００）面で
ある基板２１上に　高濃度ｎ型ＧａＡｓからなるエミッ
タコンタクト層２２と、　Ｎ型Ａ１ｅ、ｓＧ　ａ　ｅ、
ｖＡ、　ｓからなるエミッタ層２３と、高濃度ｐ型Ｇａ
Ａｓからなるベース層２４と、ｎ型ＧａＡｓからなるコ
レクタ層２５と、高濃度ｎ型Ｇａ　Ａ、　ｓからなるコ
レクタキャップ層２６とを積層した多層膜構造材料を形
成する。次に　たとえば水素イオンをイオン注入して素
子間分離のための高抵抗領域２７を形成後、コレクタメ
サを形成するためのマスク２８を、前記マスク２８の長
手方向を［ＯＴｌ、］方向として形成する（第１図（ａ
））８次に　硫酸・過酸化水素系エッヂヤントを用い前
記マスク２８により選択的に前記コレクタキャップ層２
６ならびに前記コレクタ層２５を除去し前記ベース層２
４を露呈させる。このｌ１派　　結晶方位によるエッチ
ャントのエツチング速度の違いから、前記マスク２８の
面積より大きいコレクタ・ベース接合面積を有する順メ
サ形状からなるコレクタメサか形成される。次に水素イ
オンからなるイオンビーム２９を前記マスク２８を用い
て選択イオン注入し　高抵抗層３０を形成することによ
りエミッタ・ベース接合面積をほぼ前記マスクの面積に
まで狭める（第１図（＋：）））。次（二　前記マスク
２８を除去し　前記エミッタコンタクト層２２を露呈さ
せた後、前記コレクタキャップ層２６上　前記ベース層
２４上および前記エミッタコンタクト層２２上にそれぞ
れ　コレクタ電極３１、ベース電極３２およびエミッタ
電極３３を形成しヘテロ接合バイポーラトランジスタが
完成する（第１図（Ｃ））。

以」二のように第１図（ａ、　）、　　（ｂ　）、　　
（ｃ　）に示す実施例によれ（′Ｌ、コレクタメサの形
状を、マスク２８の面積より大きいコレクタ・ベース接
合面積を有する順メサ形状とし　さらに前記マスク２８
を用いた選択イオン注入により高抵抗層３０を形成し　
エミッタ・ベース接合面積をほぼ前記マスク２８の面積
と等しく形成するた嵌　実効的なエミッタ・ベース接合
面積かコレクタ・ベース接合面積より小さくなる。よっ
て、第４図（ｃ）中に示すリーク電流Ｂが低減され　コ
レクタアップ構造の微細なヘテロ接合バイポーラトラン
ジスタにおいて高電流利得を得ることが可能となる。

次に　第２図（ａ）、（ｂ）、（ｃ）に示す本発明の一
実施例におけるヘテロ接合バイポーラトランジスタおよ
びその製造方法について、以下に説明する。

第２図（ａ　）、　　（ｂ　）、　　（ｃ　）において
、　４１はコレクタメサを形成するだめのマスクを兼ね
たコレクタ電ｔｌｌ！ｉ４２は前記コレクタ電極４１を
形成するためのレジストマスク　４３は前記コレクタメ
サに対して斜め方向から注入し高抵抗層３０を形成する
ための斜方イオンビーム　４４は前記コレクタメサおよ
び前記コレクタ電極４１とベース電極３２とを隔離する
ための側壁膜であり、その他の構成（よ　第１図（ａ）
、（ｂ）、（ｃ）に示した本発明の一実施例におけるヘ
テロ接合バイポーラトランジスタおよびその製造方法と
同じであるので、同一構成部分には同一番号を付して詳
細な説明を省略する。

ま槓　第１図（ａ）で示した実施例と同様にして、多層
膜構造材料を形成する。次（二　たとえは水素イオンを
イオン注入して素子間分離のための高抵抗領域２７を形
成する。次にＷＳｉからなるコレクタ電極４１を、　レ
ジストマスク４２を用いた乾式エツチングにより形成す
る（第２図（ａ））。さらに乾式エツチングにより、前
記レジストマスク４２と前記コレクタ電極４１とをマス
クとして選択的にコレクタキャップ層２６ならびにコレ
クタ層２５を除去し　ベース層２４を露呈させ、前記マ
スクの面積とコレクタ・ベース接合面積とかほぼ等しい
コレクタメサを形成する。次に前記マスりによる選択イ
オン注入を、水素イオンからなる斜方イオンビーム４３
を用いて行い、高抵抗層３０を形成する。この１虎　前
記斜方イオンビーム４３の方向を基板２１の法線方向に
対し前記コレクタメサの両側面方向に傾げ、前記選択イ
オン注入を２回行し＼　エミッタ・ベース接合面積を前
記コ１ノクタ・ベース接合面積よりも狭める（第２図（
１〕））。次に　前記レジストマスク４２を除去３に、
　　前記コレクタメサおよび前記コレクタ電極イ１の側
面に絶縁体からなる側壁膜４４を形成する。つぎに　露
呈された前記ベース層２４上に　前記側壁膜４４によっ
て前記コレクタメサおよび前記コレクタ電極４１と隔離
されたベース電極３２を形成し、さらにエミッタコンタ
クト層２２を露呈させた後、露呈された前記エミッタコ
ンタクト層２２上にエミッタ電極３３を形成してヘテロ
接合バイポーラトランジスタか完成するく第２図（Ｃ）
）。

以」二のように第２図（ａ）、（ｂ）、（ｃ）に示す実
施例によれは　コレクタメサの形成において、　レジス
トマスク４２とコレクタ電極４１とからなるマスクの面
積とコレクタ・ベース接合面積とがほぼ等しくなるよう
に乾式エツチングを用いて形成し、さらｃ；　　斜方イ
オンビーム４３を用いて高抵抗層３０を形成し　エミッ
タ・ベース接合面積を前記マスクの面積よりも小さく形
成するため、実効的なエミッタ・ベース接合面積はコレ
クタ・ベース接合面積より小さくなる。よって、第１図
（ａ）、（ｂ）、（ｃ）に示す実施例と同様に　第４図
（Ｃ）中に示すリーク電流Ｂが低減され　コＩノクタア
ップ構造の微細なヘテロ接合バイポーラトランジスタに
おいて高電流利得を得ることが可能となる。

次に、　第３図（ａ）、（ｂ）、（ｃ）に示す本発明の
一実施例におけるヘテロ接合バイポーラトランジスタお
よびその製造方法について、以下に説明する。

第３図（ａ、）、（ｂ）、（ｃ）において、　５１はワ
イドバンドギャップベース層５２を形成するための斜方
イオンビームであり、その他の構成（訳　第１図（ａ　
）、　　（ｂ）、　　（ｃ　）および第２図（ａ）、（
ｂ）、（ｃ）にそれぞれ示した本発明の一実施例におけ
るヘテ口接合バイボーラトランジスタおよびその製造方
法と同じであるので、同一構成部分には同一番号を伺し
て詳細な説明を省略する。

ま咀　第２図（ａ）、（ｂ）で示した実施例と同様にし
て多層膜構造材料を形成後、ＷＳｉからなるコレクタメ
サ４１を、　レジストマスク４２を用いた乾式エツチン
グにより形成しく第３図（ａ））、さらに乾式エツチン
グにより、前記レジストマスク４２と前記コレクタ電極
４１とをマスクとして選択的にコレクタギャップ層２６
ならびにコレクタ層２５を除去し　ベース層２４を露呈
させ、前記マスクの面積とコレクタ・ベース接合面積と
がほぼ等しいコレクタメサを形成する。次に前記マスク
による選択イオン注入を、ベリリウムイオンからなる斜
方イオンビーム５１を用いて行う。この時、前記斜方イ
オンビーム５１の方向を基板２１の法線方向に対し前記
コレクタメサの両側面方向に傾け、前記選択イオン注入
を２回行う。次に前記レジストマスク４２を除去後、注
入した前記ベリリウムイオンを活性化ざぜる熱処理を行
い第２導電型であってエミッタ層２３と等しい禁制帯幅
を有するワイドバンドギャップベース層５２を形成する
ことにより、実効的エミッタ・ベース接合面積を前記コ
レクタ・ベース接合面積よりも狭める。その後、素子間
分離のための高抵抗領域２７をイオン注入により形成す
る（第３図（ｂ））。

次に第２図（ｃ）で示した実施例と同様にして、前記コ
レクタメサおよび前記コレクタ電極４１の側面に絶縁体
からなる側壁膜４４を形成する。つぎに　露呈された前
記ベース層２４ｉ＝ｌζ　前記側壁膜４４によって前記
コレクタメサおよび前記コレクタ電極４１と隔離された
ベース電極３２を形成し　さらにエミッタコンタクト層
２２を露呈さぜた後、露呈された前記エミッタコンタク
ト層２２上にエミッタ電極３３を形成してヘテロ接合バ
イポーラトランジスタが完成する（第３図（Ｃ））。

以上のように第３図（ａ）、（ｂ）、（ｃ）に示ず実施
例によれば　第２図（ａ　）、　　（ｂ　）、　　（Ｃ
）に示す実施例と同様にコレクタメサの形成をレジスト
マスク４２とコレクタ電極４１とからなるマスクの面積
とコレクタ・ベース接合面積とがほぼ等しくなるように
乾式エツチングにより行し＼　さらに　ベリリウムのイ
オンからなる斜方イオンビーム５１を用いてワイドバン
ドギャップベース層５２を形成することにより、実効的
エミッタ・ベース接合面積を前記マスクの面積よりも小
さく形成するた嵌　実効的なエミッタ・ベース接合面積
はコレクタ・ベース接合面積より小さくなる。よって、
第１図（ａ）、（ｂ）、（ｃ）に示す実施例と同様に　
第４図（ｃ）中に示すリーク電流Ｂが低減さ札　コレク
タアップ構造の微細なヘテロ接合バイポーラトランジス
タにおいて高電流利得を得ることが可能となる。

なお、以上の実施例では　エミッタコンタクト層および
コレクタキャップ層を有する多層膜構造材料を形成し、
それぞれの層上にエミッタ電極およびコレクタ電極を形
成しため（エミッタコンタクト層およびコレクタキャッ
プ層は　それぞれエミッタ電極およびコレクタ電極の接
触抵抗を低減するためのものであり、多層膜構造材料と
してニー羽− ミッタコンタクト層およびコｌノクタギャップ層を形成
することなく、エミッタ層上ならびにコレクタメサに直
接エミッタ電極およびコレクタ電極を形成してもよい。

また、第１図（ａ　）、（ｂ　）、（ｃ　）および第２
図（ａ）。

（ｂ）、（ｃ）に示す実施例ではイオンビーム２９およ
び斜方イオンビーム４３を水素イオンからなるものとし
た万丈　イオンビー１８２９および斜方イオンビーム４
３はイオン注入により高抵抗層３０を形成できるイオン
からなるものであればよく、ホウ素イオンもしくは酸素
イオンからなるものでもよい。

また、第３図（ａ　）、　　（ｂ　）、　　（ｃ　）に
示す実施例では斜方イオンビーム５１をベリリウムイオ
ンからなるものとした力＼　斜方イオンビーム５１はイ
オン注入によりワイドバンドギャップベース層５２を形
成できるイオンからなるものであればよく、亜鉛イオン
もしくはマグネシウムイオンからなるものでもよい。

発明の効果 一別− 以上のように本発明のヘテロ接合バイポーラトランジス
タおよびその製造方法は　コレクタアップ構造からなる
ヘテロ接合バイポーラトランジスタにおいて、実効的な
エミッタ・ベース接合面積力（コレクタ・ベース接合面
積より小さくすることによって、外部ベース領域での漏
れ電流が大幅に低減され　素子サイズを微細化しても高
電流利得を得ることか可能となる。

【図面の簡単な説明】

第１医　第２＠　第３図（よ　それぞれ本発明の一実施
例におけるヘテロ接合バイポーラトランジスタおよびそ
の製造方法を各工程ごとに示した構造断面阻　第４図は
　従来のヘテロ接合バイポーラトランジスタおよびその
製造方法を各工程ごとに示した構造断面図である。 １、２１・・・基板、　２．２２＝−エミッタコンタク
１−胤３．　２３・・・エミッタ慰　４．２４・・・ベ
ース１ｉ　　５．　２５−・コレクタ［６，２６＝−コ
レクタキャップ［７，３１，４１・・コレクタ電極、８
゜２８・・マス久　９・・・外部ベースＡ　１０．３０
・・高抵抗［１１，，２９・・・イオンビーム１２゜３
２・・・ベース電ｈ　　１３．　３３・・・エミッタ電
極２７・・・高抵抗領域　４２・・・レジストマス久　
４３゜５１・・・斜方イオンビーな　４４・・・側壁へ
　５２・・・ワイドバンドギャップベース層。 代理人の氏名　弁理士　小鍜治　明　ほか２名Ｎ Ｃ９へ α Ｎ　ｈ　　　※ Ｃ）　η　　　・体 ２　　　　　　　　　　　　　　　　℃＋＋　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　リく　　　　　　　　　　　　　　
　　　　　　　　　　　　　い（）　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　＼−凶 寸へ 区

Claims (10)

【特許請求の範囲】
1. （１）基板上に第１導電型のエミッタ層、第２導電型の
   ベース層、および第１導電型のコレクタ層の少なくとも
   ３層が順次積層され、少なくとも前記エミッタ層が前記
   ベース層よりも禁制帯幅の広い材料からなる多層膜構造
   材料を有するヘテロ接合バイポーラトランジスタにおい
   て、実効的なエミッタ・ベース接合面積が、コレクタ・
   ベース接合面積より小さいことを特徴としたヘテロ接合
   バイポーラトランジスタ。
2. （２）基板上に、第１導電型のエミッタ層、第２導電型
   のベース層、および第１導電型のコレクタ層の少なくと
   も３層が順次積層され、少なくとも前記エミッタ層が前
   記ベース層よりも禁制帯幅の広い材料からなる多層膜構
   造材料を形成する工程と、マスクを用い選択的に前記コ
   レクタ層を除去し、前記マスクの面積より大きいコレク
   タ・ベース接合面積を有するコレクタメサを形成する工
   程と、前記マスクを用いた選択イオン注入によりイオン
   注入された前記エミッタ層を高抵抗化して高抵抗層を形
   成し、エミッタ・ベース接合面積をほぼ前記マスクの面
   積にまで狭める工程と、前記エミッタ層上、前記ベース
   層上、および前記コレクタ層上にそれぞれエミッタ電極
   、ベース電極、およびコレクタ電極を形成する工程とを
   含むことを特徴としたヘテロ接合バイポーラトランジス
   タの製造方法。
3. （３）基板が（１００）面を表面とするＧａＡｓであっ
   てマスクの長手方向が［０＠１＠１］方向であり、前記
   マスクを用いた選択的なコレクタ層の除去が湿式エッチ
   ングにより行われることを特徴とする請求項（２）記載
   のヘテロ接合バイポーラトランジスタの製造方法。
4. （４）高抵抗層形成のイオン注入が水素イオンもしくは
   ホウ素イオンもしくは酸素イオンの注入であることを特
   徴とする請求項（２）記載のヘテロ接合バイポーラトラ
   ンジスタの製造方法。
5. （５）基板上に、第１導電型のエミッタ層、第２導電型
   のベース層、および第１導電型のコレクタ層の少なくと
   も３層が順次積層され、少なくとも前記エミッタ層が前
   記ベース層よりも禁制帯幅の広い材料からなる多層膜構
   造材料を形成する工程と、マスクを用い選択的に前記コ
   レクタ層を除去し、前記マスクの面積とコレクタ・ベー
   ス接合面積とがほぼ等しいコレクタメサを形成する工程
   と、前記基板の法線方向に対し前記コレクタメサの両側
   面方向に傾けた斜方イオン注入によりイオン注入された
   前記エミッタ層を高抵抗化して高抵抗層を形成し、エミ
   ッタ・ベース接合面積を前記コレクタ・ベース接合面積
   よりも狭める工程と、前記エミッタ層上、前記ベース層
   上、および前記コレクタ層上にそれぞれエミッタ電極、
   ベース電極、およびコレクタ電極を形成する工程とを含
   むことを特徴としたヘテロ接合バイポーラトランジスタ
   の製造方法。
6. （６）マスクを用いた選択的なコレクタ層の除去が乾式
   エッチングにより行われることを特徴とする請求項（５
   ）記載のヘテロ接合バイポーラトランジスタの製造方法
   。
7. （７）高抵抗層形成の斜方イオン注入が水素イオンもし
   くはホウ素イオンもしくは酸素イオンの注入であること
   を特徴とする請求項（５）記載のヘテロ接合バイポーラ
   トランジスタの製造方法。
8. （８）基板上に、第１導電型のエミッタ層、第２導電型
   のベース層、および第１導電型のコレクタ層の少なくと
   も３層が順次積層され、少なくとも前記エミッタ層が前
   記ベース層よりも禁制帯幅の広い材料からなる多層膜構
   造材料を形成する工程と、マスクを用い選択的に前記コ
   レクタ層を除去し、前記マスクの面積とコレクタ・ベー
   ス接合面積とがほぼ等しいコレクタメサを形成する工程
   と、前記基板の法線方向に対し前記コレクタメサの両側
   面方向に傾けた斜方イオン注入により、第２導電型であ
   って前記エミッタ層と等しい禁制帯幅を有するワイドバ
   ンドギャップベース層を形成し、実効的エミッタ・ベー
   ス接合面積を前記コレクタ・ベース接合面積よりも狭め
   る工程と、前記エミッタ層上、前記ベース層上、および
   前記コレクタ層上にそれぞれエミッタ電極、ベース電極
   、およびコレクタ電極を形成する工程とを含むことを特
   徴としたヘテロ接合バイポーラトランジスタの製造方法
   。
9. （９）マスクを用いた選択的なコレクタ層の除去が乾式
   エッチングにより行われることを特徴とする請求項（８
   ）記載のヘテロ接合バイポーラトランジスタの製造方法
   。
10. （１０）斜方イオン注入がベリリウムイオンもしくは亜
    鉛イオンもしくはマグネシウムイオンの注入であること
    を特徴とする請求項（８）記載のヘテロ接合バイポーラ
    トランジスタの製造方法。