JPH0212832A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0212832A JPH0212832A JP63163216A JP16321688A JPH0212832A JP H0212832 A JPH0212832 A JP H0212832A JP 63163216 A JP63163216 A JP 63163216A JP 16321688 A JP16321688 A JP 16321688A JP H0212832 A JPH0212832 A JP H0212832A
- Authority
- JP
- Japan
- Prior art keywords
- base layer
- layer
- forming
- opening
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に、高速バイ
ポーラ型トランジスタ装置の製造方法に関する。
ポーラ型トランジスタ装置の製造方法に関する。
この種のバイポーラ型トランジスタ装置（以下トランジ
スタと略す）は、動作速度の高速化を図るために、浅い
接合を形成し、寄生容量の低減。
スタと略す）は、動作速度の高速化を図るために、浅い
接合を形成し、寄生容量の低減。
カットオフ周波数（ｆア）の改善に、努力がなされてい
る。
る。
しかしながら、ベース接合を浅（形成すると、ベース領
域内に容易に空乏層が広がり、パンチスルーによる耐圧
低下が生じるため、半導体゛回路構成の上からは好まし
くない、これを防止するには、浅接合化と共に不純物濃
度を高くする必要があるが、トランジスタにおいてベー
ス領域の不純物濃度を高くすると、エミッタを拡散形成
する際の不純物補償が困難になり、エミッタ接合が形成
され難くなる。又、キャリア注入効率が悪くなり、電流
利得（ｈ□）の高いトランジスタが得られなくなる等の
問題がある。
域内に容易に空乏層が広がり、パンチスルーによる耐圧
低下が生じるため、半導体゛回路構成の上からは好まし
くない、これを防止するには、浅接合化と共に不純物濃
度を高くする必要があるが、トランジスタにおいてベー
ス領域の不純物濃度を高くすると、エミッタを拡散形成
する際の不純物補償が困難になり、エミッタ接合が形成
され難くなる。又、キャリア注入効率が悪くなり、電流
利得（ｈ□）の高いトランジスタが得られなくなる等の
問題がある。
これらを解決するために、従来のトランジスタでは、半
導体基板のベース領域上の絶縁膜を選択的に除去して半
導体基板表面を露出し、この露出面に熱酸化法によつて
数十人の厚さのシリコン酸化膜を形成し、更にこの上に
ポリシリコン膜を形成した上で、このポリシリコン膜を
通してエミッタ領域を形成する方法がとられている。
導体基板のベース領域上の絶縁膜を選択的に除去して半
導体基板表面を露出し、この露出面に熱酸化法によつて
数十人の厚さのシリコン酸化膜を形成し、更にこの上に
ポリシリコン膜を形成した上で、このポリシリコン膜を
通してエミッタ領域を形成する方法がとられている。
上述した従来の製造方法では、エミッタ上に薄いシリコ
ン酸化膜を形成することで、ベースからの少数キャリア
が減少し、ｈ、えの大きなトランジスタが得られる。し
かしながら、この方法ではベース形成後に表面を熱酸化
しているため、不純物の再分布が起こり、ｆ７の低下や
ベース不純物濃度低下によるベース抵抗の増大の原因と
なる。又、数十人のシリコン酸化膜を精度良く形成する
ことが困難であり、ｈ□がばらつくという問題もある。
ン酸化膜を形成することで、ベースからの少数キャリア
が減少し、ｈ、えの大きなトランジスタが得られる。し
かしながら、この方法ではベース形成後に表面を熱酸化
しているため、不純物の再分布が起こり、ｆ７の低下や
ベース不純物濃度低下によるベース抵抗の増大の原因と
なる。又、数十人のシリコン酸化膜を精度良く形成する
ことが困難であり、ｈ□がばらつくという問題もある。
本発明は安定して高いｌ’Ｄ！を得ることを可能にした
半導体装置の製造方法を提供することを目的としている
。
半導体装置の製造方法を提供することを目的としている
。
本発明の半導体装置の製造方法は、第１導電型の半導体
基板に第２導電型のベース層を形成する工程と、このベ
ース層上の絶縁膜を選択的に除去してベース層表面を露
出する開孔部を形成する工程と、この開孔部内のベース
層表面にカーボンポリマー層を形成する工程と、この開
孔部を覆うようにポリシリコン膜を形成し、このポリシ
リコン膜を通して前記ベース層に第１導電型のエミッタ
層を形成する工程を含んでいる。
基板に第２導電型のベース層を形成する工程と、このベ
ース層上の絶縁膜を選択的に除去してベース層表面を露
出する開孔部を形成する工程と、この開孔部内のベース
層表面にカーボンポリマー層を形成する工程と、この開
孔部を覆うようにポリシリコン膜を形成し、このポリシ
リコン膜を通して前記ベース層に第１導電型のエミッタ
層を形成する工程を含んでいる。
上述した製造方法では、ベース層の表面にカーボンポリ
マー層を形成した上で、ポリシリコン膜を通してエミッ
タ層を形成するので、カーボンポリマー層によりベース
層からの少数キャリアを低減するとともに、ベース層形
成後Ｃご酸化膜を形成するための熱処理を不要とし、ベ
ース層の不純物濃度分布の悪化を防止する。
マー層を形成した上で、ポリシリコン膜を通してエミッ
タ層を形成するので、カーボンポリマー層によりベース
層からの少数キャリアを低減するとともに、ベース層形
成後Ｃご酸化膜を形成するための熱処理を不要とし、ベ
ース層の不純物濃度分布の悪化を防止する。
次に、本発明を図面を参照して説明する。
第１図（ａ）乃至第１図（ｅ）は本発明の第１実施例の
工程一部を示す断面図である。
工程一部を示す断面図である。
先ず、第１図（ａ）のように、Ｎ型半導体基板１の表面
にシリコン酸化膜２を４００人の厚さに形成する。そし
て、フォトリソグラフィ技術によってレジストパターン
３を形成し、このレジストパターン３をマスクにしたイ
オン注入技術によって、エネルギー２０ＫｅＶ、 ド
ーズ量４．０Ｘ１０”Ｃ１ｍ−”でボロンを半導体基板
１中に注入し、接合深さＸｊ＝０．２μｍの浅いＰ型ベ
ース層４を形成する。
にシリコン酸化膜２を４００人の厚さに形成する。そし
て、フォトリソグラフィ技術によってレジストパターン
３を形成し、このレジストパターン３をマスクにしたイ
オン注入技術によって、エネルギー２０ＫｅＶ、 ド
ーズ量４．０Ｘ１０”Ｃ１ｍ−”でボロンを半導体基板
１中に注入し、接合深さＸｊ＝０．２μｍの浅いＰ型ベ
ース層４を形成する。
次に、第１図（ｂ）のように、第１図（ａ）の構成と同
様な工程を行い、前記Ｐ型ベース層４に隣設してグラフ
トベース層５を形成する。そして、気相成長（ＣＶＤ）
法によってシリコン酸化膜６を２０００人程度形成する
。このこのシリコン酸化膜６は半導体基板１０表面保護
を補強するためであり、シリコン窒化膜でも良い。次い
で、Ｐ型ベース層４の活性化の為に９００°ＣＩＯ分の
熱処理を行う。
様な工程を行い、前記Ｐ型ベース層４に隣設してグラフ
トベース層５を形成する。そして、気相成長（ＣＶＤ）
法によってシリコン酸化膜６を２０００人程度形成する
。このこのシリコン酸化膜６は半導体基板１０表面保護
を補強するためであり、シリコン窒化膜でも良い。次い
で、Ｐ型ベース層４の活性化の為に９００°ＣＩＯ分の
熱処理を行う。
その後、リソグラフィ技術で形成したレジストパターン
７をマスクにして、Ｐ型ベースＮ４上の絶縁膜であるシ
リコン酸化膜２と６を選択的に除去し、開孔部８を形成
する。
７をマスクにして、Ｐ型ベースＮ４上の絶縁膜であるシ
リコン酸化膜２と６を選択的に除去し、開孔部８を形成
する。
次いで、第１図（Ｃ）のように、前記レジストパターン
７を剥離した後、ＣＦ、とＨ！の混合ガスやＣＨＦ３等
のフレオンガスのプラズマ雰囲気中に３０秒程度晒すこ
とにより、開孔部８内のＰ型ベース層４の表面に、カー
ボンポリマー層９を２０〜３０人程度形形成る。このカ
ーボンポリマー層９の膜厚は、ガス流量やプラズマ発生
条件の設定により制御することができる。
７を剥離した後、ＣＦ、とＨ！の混合ガスやＣＨＦ３等
のフレオンガスのプラズマ雰囲気中に３０秒程度晒すこ
とにより、開孔部８内のＰ型ベース層４の表面に、カー
ボンポリマー層９を２０〜３０人程度形形成る。このカ
ーボンポリマー層９の膜厚は、ガス流量やプラズマ発生
条件の設定により制御することができる。
次に、第１図（ｄ）のように、ＣＶＤ法によりポリシリ
コン膜１０を２０００人の厚さに形成して開孔部８を覆
う。そして、イオン注入法により、砒素をＩ Ｘ１０１
６ｃｍ−”のドーズ量で注入し、９５０°Ｃの熱処理を
行うことによって、Ｎ型エミッタ層１１を形成する。
コン膜１０を２０００人の厚さに形成して開孔部８を覆
う。そして、イオン注入法により、砒素をＩ Ｘ１０１
６ｃｍ−”のドーズ量で注入し、９５０°Ｃの熱処理を
行うことによって、Ｎ型エミッタ層１１を形成する。
更に、第１図（ｅ）のように、フォトエツチング法によ
って、ポリシリコン膜ｌＯを選択的に除去することによ
って、エミッタポリシリコン電極とする。また、グラフ
トベース層５上のシリコン酸化膜２，６に開孔部を形成
し、電極配線１２を形成することによって、トランジス
タ装置を完成する。
って、ポリシリコン膜ｌＯを選択的に除去することによ
って、エミッタポリシリコン電極とする。また、グラフ
トベース層５上のシリコン酸化膜２，６に開孔部を形成
し、電極配線１２を形成することによって、トランジス
タ装置を完成する。
以上説明した製造方法によるトランジスタ装置では、ベ
ース層４の形成後に熱処理工程を行う必要がないので、
ベース層の不純物濃度分布を悪化させることはなく、ま
たカーボンポリマー層９がベース層４からの少数キャリ
アの注入を減少させる働きをし、ｈＦＥを向上すること
ができる。実験ではｈＦｏに２００〜３００の高い値を
得ることができた。。
ース層４の形成後に熱処理工程を行う必要がないので、
ベース層の不純物濃度分布を悪化させることはなく、ま
たカーボンポリマー層９がベース層４からの少数キャリ
アの注入を減少させる働きをし、ｈＦＥを向上すること
ができる。実験ではｈＦｏに２００〜３００の高い値を
得ることができた。。
第２図（ａ）乃至第２図（ｅ）は本発明の第２実施例の
要部工程を示す断面図である。なお、この実施例では、
本発明をセルファライン型の高性能トランジスタに適用
した場合について説明する。
要部工程を示す断面図である。なお、この実施例では、
本発明をセルファライン型の高性能トランジスタに適用
した場合について説明する。
先ず、第２図（ａ）のように、Ｎ型半導体基板２１上に
シリコン酸化膜２２を形成し、このシリコン酸化膜２２
上に設けた窓を通して半導体基板２１に接触させたＰ型
ポリシリコン膜２３によりＰ型グラフトベース層２４を
形成している。また、Ｐ型ポリシリコン膜２３の表面に
シリコン窒化膜２５を形成するとともに、シリコン窒化
膜２５には前記グラフトベース層２４で囲まれる領域に
対応して開孔部を設け、この開孔部内に露呈される半導
体基板２１の表面に薄いシリコン酸化膜２６を４００人
の厚さに形成している。
シリコン酸化膜２２を形成し、このシリコン酸化膜２２
上に設けた窓を通して半導体基板２１に接触させたＰ型
ポリシリコン膜２３によりＰ型グラフトベース層２４を
形成している。また、Ｐ型ポリシリコン膜２３の表面に
シリコン窒化膜２５を形成するとともに、シリコン窒化
膜２５には前記グラフトベース層２４で囲まれる領域に
対応して開孔部を設け、この開孔部内に露呈される半導
体基板２１の表面に薄いシリコン酸化膜２６を４００人
の厚さに形成している。
この状態で、イオン注入法によって、ボロンをエネルギ
ー２０ＫｅＶ、 ドーズｉ ４．０Ｘ１０′３ｃｍ−
”ｔ’注入することによって、Ｐ型ベース層２７を形成
する。
ー２０ＫｅＶ、 ドーズｉ ４．０Ｘ１０′３ｃｍ−
”ｔ’注入することによって、Ｐ型ベース層２７を形成
する。
次いで、第２図（ｂ）のように、ＣＶＤ法によってシリ
コン窒化膜２８を２０００人成長する。また、９００°
Ｃの熱処理を行うことによってＰ型ベース層２７の活性
化を行う。
コン窒化膜２８を２０００人成長する。また、９００°
Ｃの熱処理を行うことによってＰ型ベース層２７の活性
化を行う。
次に、第２図（Ｃ）のように、反応性イオンエツチング
（ＲＩＥ）法によって、シリコン窒化膜２８をシリコン
窒化膜２５の開孔部内の側壁にのみ残すようにエツチン
グし、続いてシリコン酸化膜２６を選択的に除去するこ
とによってベース層２７の表面を露呈させる開孔部２９
を形成する。
（ＲＩＥ）法によって、シリコン窒化膜２８をシリコン
窒化膜２５の開孔部内の側壁にのみ残すようにエツチン
グし、続いてシリコン酸化膜２６を選択的に除去するこ
とによってベース層２７の表面を露呈させる開孔部２９
を形成する。
このＲＩＥ法によるエツチングの際に、エッチャントと
してフレオン系のガスを使用することにより、開孔部２
９を形成すると同時に、ベース層２７の表面にカーボン
ポリマー層３０を形成することが可能である。
してフレオン系のガスを使用することにより、開孔部２
９を形成すると同時に、ベース層２７の表面にカーボン
ポリマー層３０を形成することが可能である。
続いて、第２図（ｄ）のように、ＣＶＤ法によりポリシ
リコン膜３１を２０００人成長する。そして、イオン注
入法によって砒素を１．０Ｘ１０”ｃｌ”のドーズ量で
注入し、９５０°Ｃの熱処理を行うことでＮ型エミッタ
層３２を形成する。
リコン膜３１を２０００人成長する。そして、イオン注
入法によって砒素を１．０Ｘ１０”ｃｌ”のドーズ量で
注入し、９５０°Ｃの熱処理を行うことでＮ型エミッタ
層３２を形成する。
以下、第２図（ｅ）のように、ポリシリコン膜３１を選
択的に除去することにより、エミッタポリシリコン電極
を形成する。また、ポリシリコン膜２３上のシリコン窒
化膜２８に開孔部を形成し、かつこの上に電極配線３３
を形成することでトランジスタ装置を完成する。
択的に除去することにより、エミッタポリシリコン電極
を形成する。また、ポリシリコン膜２３上のシリコン窒
化膜２８に開孔部を形成し、かつこの上に電極配線３３
を形成することでトランジスタ装置を完成する。
この実施例においても、ベース層２７を形成後に熱処理
を行わず、ベース層２７上にカーボンポリマー層３０を
形成した後にエミッタ層３３を形成しているので、ベー
ス層２７における不純物濃度の悪化を防止し、高いｈＦ
Ｅを得ることが可能となる。また、こめ実施例では、エ
ミッタ拡散用の開孔部の形成にレジストパターンを使用
していないので、ベース層上に開孔部とポリマー層を同
時に形成し、工程を短縮できる効果がある。
を行わず、ベース層２７上にカーボンポリマー層３０を
形成した後にエミッタ層３３を形成しているので、ベー
ス層２７における不純物濃度の悪化を防止し、高いｈＦ
Ｅを得ることが可能となる。また、こめ実施例では、エ
ミッタ拡散用の開孔部の形成にレジストパターンを使用
していないので、ベース層上に開孔部とポリマー層を同
時に形成し、工程を短縮できる効果がある。
以上説明したように本発明は、ベース層の表面にカーボ
ンポリマー層を形成した上で、ポリシリコン膜を通して
エミッタ層を形成しているので、ベース層形成後に酸化
膜を形成するための熱処理を不要とし、ベース層の不純
物濃度分布を悪化させることなく、キャリアの注入効率
を上昇させることができ、高いｈＦＥを得ることが可能
となる。
ンポリマー層を形成した上で、ポリシリコン膜を通して
エミッタ層を形成しているので、ベース層形成後に酸化
膜を形成するための熱処理を不要とし、ベース層の不純
物濃度分布を悪化させることなく、キャリアの注入効率
を上昇させることができ、高いｈＦＥを得ることが可能
となる。
これにより、ｈＦＥを低下させることなく、ベース層の
不純物濃度の増加が可能であり、接合耐圧を劣化させる
ことなく浅い接合の形成が可能となり、トランジスタの
高速化に効果がある。
不純物濃度の増加が可能であり、接合耐圧を劣化させる
ことなく浅い接合の形成が可能となり、トランジスタの
高速化に効果がある。
第１図（ａ）乃至第１図（ｅ）は本発明の第１実施例の
要部工程を示す断面図、第２図（ａ）乃至第２図（ｅ）
は本発明の第２実施例の要部工程を示す断面図である。 １・・・半導体基板、２・・・シリコン酸化膜、３・・
・レジストパターン、４・・・ベース層、５・・・グラ
フトベース層、６・・・シリコン酸化膜、７・・・レジ
ストパターン、８・・・開孔部、９・・・カーボンポリ
マー層、１０・・・ポリシリコン膜、１１・・・エミッ
タ層、１２・・・電極配線、２１・・・半導体基板、２
２・・・シリコン酸化膜、２３・・・ポリシリコン膜、
２４・・・グラフトベース層、２５・・・シリコン窒化
膜、２６・・・シリコン酸化膜、２７・・・ベース層、
２８・・・シリコン窒化膜、２９・・・開孔部、３０・
・・カーボンポリマー層、３１・・・ポリシリコン膜、
３２・・・エミッタ層、３３・・・電極配線。 第 図 （３′課′、−９−＞ｒ 第 ■ 図 第２ 図
要部工程を示す断面図、第２図（ａ）乃至第２図（ｅ）
は本発明の第２実施例の要部工程を示す断面図である。 １・・・半導体基板、２・・・シリコン酸化膜、３・・
・レジストパターン、４・・・ベース層、５・・・グラ
フトベース層、６・・・シリコン酸化膜、７・・・レジ
ストパターン、８・・・開孔部、９・・・カーボンポリ
マー層、１０・・・ポリシリコン膜、１１・・・エミッ
タ層、１２・・・電極配線、２１・・・半導体基板、２
２・・・シリコン酸化膜、２３・・・ポリシリコン膜、
２４・・・グラフトベース層、２５・・・シリコン窒化
膜、２６・・・シリコン酸化膜、２７・・・ベース層、
２８・・・シリコン窒化膜、２９・・・開孔部、３０・
・・カーボンポリマー層、３１・・・ポリシリコン膜、
３２・・・エミッタ層、３３・・・電極配線。 第 図 （３′課′、−９−＞ｒ 第 ■ 図 第２ 図
Claims (1)
- １、第１導電型の半導体基板に第２導電型のベース層を
形成する工程と、このベース層上の絶縁膜を選択的に除
去してベース層表面を露出する開孔部を形成する工程と
、この開孔部内のベース層表面にカーボンポリマー層を
形成する工程と、この開孔部を覆うようにポリシリコン
膜を形成し、このポリシリコン膜を通して前記ベース層
に第１導電型のエミッタ層を形成する工程を含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63163216A JPH0212832A (ja) | 1988-06-30 | 1988-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63163216A JPH0212832A (ja) | 1988-06-30 | 1988-06-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0212832A true JPH0212832A (ja) | 1990-01-17 |
Family
ID=15769512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63163216A Pending JPH0212832A (ja) | 1988-06-30 | 1988-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0212832A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002252343A (ja) * | 2001-02-22 | 2002-09-06 | New Japan Radio Co Ltd | 半導体デバイス及びその製造方法 |
-
1988
- 1988-06-30 JP JP63163216A patent/JPH0212832A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002252343A (ja) * | 2001-02-22 | 2002-09-06 | New Japan Radio Co Ltd | 半導体デバイス及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| JPH05347383A (ja) | 集積回路の製法 | |
| JPH0253944B2 (ja) | ||
| US20040065942A1 (en) | Reduce 1/f noise in NPN transistors without degrading the properties of PNP transistors in integrated circuit technologies | |
| JPH0212832A (ja) | 半導体装置の製造方法 | |
| JP3938569B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2770762B2 (ja) | 半導体装置の製造方法 | |
| US5376563A (en) | Method of manufacturing an emitter base self alignment structure | |
| JPH03209816A (ja) | 半導体装置の製造方法 | |
| JP2820284B2 (ja) | 半導体装置の製造方法 | |
| JPH05182977A (ja) | 半導体装置の製造方法 | |
| JP2586386B2 (ja) | 半導体装置 | |
| JPH0567623A (ja) | 半導体装置の製造方法 | |
| JPH0629304A (ja) | 半導体装置およびその製造方法 | |
| US20030077869A1 (en) | Semiconductor device and a method of masking | |
| JPS63278347A (ja) | 半導体装置およびその製造方法 | |
| JPH03224238A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0258230A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0479334A (ja) | 半導体装置およびその製造方法 | |
| JPH02309662A (ja) | 半導体装置の製造方法 | |
| JPH0582533A (ja) | 半導体装置およびその製造方法 | |
| JPH0550856B2 (ja) | ||
| JPH0883804A (ja) | 半導体装置の製造方法 | |
| JPH0745630A (ja) | 半導体装置の製造方法 | |
| JPH06275785A (ja) | Ｉ▲２▼ｌ構造半導体装置及びその製造方法 |