JPH04206837A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04206837A
JPH04206837A JP2338171A JP33817190A JPH04206837A JP H04206837 A JPH04206837 A JP H04206837A JP 2338171 A JP2338171 A JP 2338171A JP 33817190 A JP33817190 A JP 33817190A JP H04206837 A JPH04206837 A JP H04206837A
Authority
JP
Japan
Prior art keywords
thin film
manufacturing
semiconductor device
semiconductor
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2338171A
Other languages
English (en)
Inventor
Tatsuo Yoshioka
吉岡 達男
Yutaka Miyata
豊 宮田
Tetsuya Kawamura
哲也 川村
Hiroshi Tsutsu
博司 筒
Mamoru Furuta
守 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2338171A priority Critical patent/JPH04206837A/ja
Publication of JPH04206837A publication Critical patent/JPH04206837A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、透光性基板の上に低温(< 600℃)で薄
膜トランジスタ(以下TPTと称する)を形成する半導
体装置の製造方法に関する。
従来の技術 多結晶シリコンを゛1′−導体層に用いたi゛F Tに
おいて多結晶シリコンの形成方法には、石英等の基板の
七にL P −CV D (Low Pressure
−ChemicalVapor Deposition
:低圧化学気相堆積)法等により600℃以上の温度で
直接多結晶シリコン薄膜を堆積する方法と水素化アモル
ファスシリコン薄膜等をレーザー光等のエネルギー源を
用いて溶融。
多結晶化して多結晶シリコン窒化膜を形成する方法があ
る。
またレーザー光を用いて溶融、結晶化を行ない多結晶シ
リコンT P Tを作製する場合、素子の構成としては
ケート電極を半導体層の上部(チャネル領域が半導体層
の上部)に形成する順スターガ型か、またはコプレーナ
型が半導体層への1−ピングを容易に行なえるため主流
となっている。
発明が解決しようとする課題 しかしながら上記従来の直接基板の−1−に多結晶シリ
コン薄膜を堆積する方法で多結晶シリコンTPTを作製
する場合、基板を最低でも600 ’C程度に加熱する
必要があり、T FTに用いる基板か限定されてしまう
等の課題を有していた。
また従来の多結晶シリコンTPTの素子構成の主流であ
る順スクガ型、コプレーナ型ではゲート絶縁膜が半導体
層の−L部に形成されるため、半導体層を堆積した後に
ゲート絶縁膜を堆積するごとになる。しかし低温プロセ
スでTPTを作製する場合、ダメージの少ない熱酸化膜
等の高温プロセスを用いることができない。そこで、ゲ
ート絶縁■Qとして例えばプラズマCVD法でシリコン
窒化膜を堆積した場合、下地となる水素化アモルファス
シリコン薄膜表面にプラズマによるダメージを与えるこ
とになり良好なチャネルを形成することが困難であると
いう課題を有していた。これは、デーl−絶縁膜として
スパッタ法等で二酸化シリコン(S i O□)や酸化
クンタル(Ta20x)等を堆積したときにも同様なこ
とが言える。
一方現行の水素化アモルファスシリコンを半導体層とし
て用いたTPTでは逆スタガ型を用いて作製する場合が
主流であり、この水素化アモルファスシリコンTPTの
半導体層を多結晶シリコン薄膜に置き換えた場合や多結
晶シリコンTPTと水素化アモルファスシリコンTFT
を同−MW上に構成する場合を考えると、類スタガ型や
コプレーナ型では現行プロセスとの整合性がとれないな
どの課題がある。
さらに、レーザー光照射による多結晶シリコンTPTで
はnチャネルまたはpチャネルトランジスタを作製する
際に、従来の方法では半導体層を堆積した後、チャネル
領域に不純物をトープする工程を導入すると成膜プロセ
スが複雑となり、マスク枚数が現行の逆スタガ型水素化
アモルファスシリコンTPTプロセスと比較してかなり
増加するという課題を有していた。
本発明は上記従来の課題を解決するもので、低温プロセ
ス(<600℃)による多結晶シリコンを用いたTPT
を製作する半導体装置の製造方法を提供することを目的
とする。
課題を解決するだめの手段 この目的を達成するために本発明では、逆スタガ型の構
造を採用し、ケート絶縁膜と半導体薄膜(水素化アモル
ファスシリコン薄膜等)を連続成膜し、さらに多結晶シ
リコン薄膜形成に関してはレーザー光照射による水素化
アモルファスソリコン薄膜の溶融、結晶化を行なってい
る。
さらにゲート絶縁膜の」二に堆積する半導体薄膜に予め
不純物を低濃度でトープし、次にチャネル領域を薄膜で
マスクした状態で高濃度の不純物元素を半導体薄膜表面
にイ」着または半導体薄膜中に注入した後、マスク用薄
膜をエンチングしてレーザー光を照射する構成を有して
いる。
作用 上記の構成のように、レーザー光を照射して多結晶シリ
コン薄膜を形成することにより、低温(<600℃)で
多結晶シリコン薄膜を形成できるため基板の選択範囲が
広がる。
また逆スタガ型構造を採用することにより、半導体薄膜
をゲート絶縁膜の上に形成できるためチャネル領域が半
導体層の下部となり、プラズマのダメージを受りること
なく良好なチャネルを形成することができる。
さらに、ゲート絶縁膜の−1−に堆積する半導体薄膜に
予め不純物を低濃度で1−プし、次にチャネル領域以外
に高濃度の不純物元素を(=J着または注入することに
より、その後のレーザー光照射による溶融、結晶化で低
濃度のチャネル領域と高濃度のソース、lレイン領域を
容易に形成することが可能である。また、チャネル領域
の不純物濃度の制御も堆積する半導体薄膜の不純物濃度
を変化させることにより容易に行なうことができる。
実施例 以下本発明の一実施例について、図面を参照し2ながら
説明する。
第1図は本発明の一実施例における半導体装置の製造方
法を示す工程断面図である。ますnチャネル多結晶シリ
コン窒化膜であるが、第1図(a)に示すように、透光
性基板1の上にスパッタ法等により金属薄膜を堆積した
後、所定の形状にエツチングし、ゲート電極2を形成す
る。透光性基板1にばガラスや石英等をゲート電極2を
構成する金属薄膜にはクロム(Cr)等を用いる。
次に同図(b)に示すよ・うに、透光11基板1の上に
絶縁膜3aおよび3bと半導体薄膜5を堆積した後、マ
スク用薄膜5をチャネル領域に形成する。
絶縁膜3aにはスパッタ法または陽極酸化法等により形
成したTa20Xが常圧CVD法等で成膜した5i02
等を用いる。絶縁膜3bと半導体薄膜5はプラズマCV
D装置によりシリコン窒化膜とホロン(B)を10+1
−107cm’ ドープした低濃度のp型水素化アモル
ファスシリコン薄膜(以下符号5で示す)を連続成膜す
ることにより形成する。ここでp型水素化アモルファス
シリコン薄膜5の膜厚は300〜3000人とする。こ
のようにしてシリコン窒化膜3bの上に水素化アモルフ
ァスシリコン薄膜5を連続成膜することにより、シリコ
ン窒化膜3bと水素化アモルファスシリコン薄膜5の界
面を大気中にさらすことなく形成できるため自然酸化膜
の影響がない。さらに、通常プラズマCVD法でシリコ
ン窒化膜3bと水素化アモルファスシリコン薄膜5を堆
積する場合、高周波電力密度は水素化アモルファスシリ
コン薄膜5を堆積する時に比べてシリコン窒化膜3bを
堆積する時の方が10倍程度大きいため、水素化アモル
ファスシリコン薄膜5の」二にシリコン窒化膜3bを堆
積する場合に比べて、シリコン窒化膜3bの上に水素化
アモルファスシリコン薄膜5を堆積する場合の方が膜表
面へのプラズマにょるダメージが少なく、良好な界面を
形成することかできる。また、水素化アモルファスシリ
コン薄膜5OBfi度を変化させることによりチャネル
領域の不純物濃度を制御することができる。マスクm1
膜4はフメトレジスl〜をシリコン窒化膜等を用いる。
次に同図(C)に示すように、マスク用薄膜4をマスク
にして不純物元素供給ガスを用いて水素化アモルファス
シリコン薄膜5に不純物イオン6を注入する。この不純
物元素の供給源には例えばPH8(0,1〜10%水素
希釈)を用いる。さらにこのPH3をプラズマ分解して
イオン化した後、水素化アモルファスシリコン薄膜5へ
注入ずろ。
このようにしてりん(P)イオンを注入された水素化ア
モルファスシリコン薄膜5はPを10”〜10”cm−
’ドープされた高濃度のn型となる。
ここで不純物元素はイオン注入以外の方法で半導体薄膜
の表面に付着さ一部てもよい。次に同図(d)に示すよ
うに、レーザー光7の照射により半導体薄膜5を溶融、
結晶化する。レーザー光7には、エキシマレーザ−やA
rレーザー等を用いる。ここでレーザー光7を照射する
前に、透光性基板1を真空容器に保持した状態で排気し
なから透光性基板1を300〜500℃に加熱して水素
化アモルファスシリコン薄膜5の脱水素処理を行なって
おく必要がある。これは、脱水素処理を行なわない水素
化アモルファスソリコン薄膜5をレーリ′−光7で溶融
すると、膜中の水素が2激に加熱されて膜外−・放出さ
れる際に膜に大きなダメージを与えるためである。また
、レーデ−光7を照射した後の多結晶シリコン薄膜8a
Aよ、形成された粒界にダングリングボンドが多数存在
しているために良好な電気特性を示さない。そこで、レ
ーザー光7を照射した後透光性基板1を100〜400
℃に加熱した状態で水素雰囲気中または水素プラズマ雰
囲気中で処理してダングリングホントを減少させ、電気
特性を向上させる。以上のような処理を行なうこよによ
り、高濃度n型多結晶ソリコン薄膜(ソースまたはトレ
イン領域)8と低濃度p型子結晶シリコン薄膜(チャネ
ル領域)9を形成することができる。次に同図(e)に
示すように、チャネル領域9の上に絶縁膜10を所定の
形状に形成する。この絶縁膜にはプラズマCVD装置で
堆積したシリコン窒化膜等を用いる。次に同図(f)に
示すように、金属薄膜を形成した後、金属薄膜と多結晶
シリコン窒化膜8,9を所定の形状乙こエツチングして
ソース電極11とトレイン電極12を形成する。これら
の電極11.12にはアルミ(Δ℃)モリブデンシリサ
イド(MoSi)、またはチタン(Ti)等を用いる。
次に、PチャZ・ル多結晶シリコンTPTの作製プロセ
スを説明する。pチャネルTPTの作製プロセスは、第
1図に示ず°(′導体?3IN9.5の代わりにP(リ
ン)を10” 〜] 0’ cm3トープした低濃度の
n型水素化アモルファスシリコン薄膜を、また不純物イ
オン6の供給源としてB2H6(0,1〜10%水素希
釈)を用いて、あとは第1図と同様のプロセスを行なう
ことにより作製することができる。
発明の効果 以上のように本発明による多結晶シリコンTPTを作製
するプロセスは以下の効果を奏するものである。
(])半導体薄膜(水素化アモルファスシリコン薄膜)
をレーザー光により溶融、結晶化して多結晶シリコンを
薄膜形成することにより低温(<600℃)プロセスが
可能となり、基板選択の幅が広がる。
(2)素子の構造を逆スタガ型とすることによりゲート
絶縁膜と半導体薄膜の界面を良好に形成することができ
る。
(3)不純物を含んだ半導体薄膜(水素化アモルファス
シリコン薄膜)の上にマスク用FIIIRを用いて不純
物元素を所定の領域に付着または注入した後、レーザー
光を照射して溶融、結晶化するこきにより所定の不純物
濃度のチャネル領域およびソース、ドレイン領域を有す
る多結晶シリコン′rI?Tを容易に形成することがで
きる。
【図面の簡単な説明】
第1図(a)〜(f)は本発明の一実施例における半導
体装置の製造方法を示す工程断面図である。 1・・・・・・透光性基板、2・・・・ゲート電極(電
極)、3a、3b・・・・絶縁膜〔絶縁性aT膜〕、4
・・・・・・マスク用薄膜(薄膜)、5・・・・・・水
素化アモルファスシリコン薄膜(半導体7!IJ膜)、
6・・・・・不純物イ第ン、7・・・・・・レーザー光
。 代理人の氏名 弁理士小鍜冶明 ほか2名A

Claims (7)

    【特許請求の範囲】
  1. (1)透光性基板の上に電極を所定の形状に形成する第
    1の工程と、前記透光性基板と前記電極の上に絶縁性薄
    膜を堆積する第2の工程と、前記絶縁性薄膜の上に半導
    体薄膜を堆積する第3の工程と、前記半導体薄膜の上の
    一部領域に薄膜を形成する第4の工程と、不純物元素を
    前記半導体薄膜の表面に付着または前記半導体薄膜中に
    注入する第5の工程と、前記透光性基板の一部領域にレ
    ーザー光を照射する第6の工程とを少なくとも有する半
    導体装置の製造方法。
  2. (2)シラン(SiH_4)、ジシラン(Si_2H_
    6)等の主原料ガスと不純物元素を含有するガスとを混
    合した混合ガスをプラズマ分解、熱分解または光分解の
    うちの何れかの手段を用いて半導体薄膜を堆積すること
    を特徴とする請求項1記載の半導体装置の製造方法。
  3. (3)不純物元素を含有するガスが、ホスフィン(PH
    _3)またはジボラン(B_2H_6)の何れかとH_
    2との混合ガスであることを特徴とする請求項2記載の
    半導体装置の製造方法。
  4. (4)第3の工程で堆積される半導体薄膜の不純物濃度
    よりも第5の工程で不純物元素を表面に付着または注入
    された領域の不純物濃度を高くすることを特徴とする請
    求項1記載の半導体装置の製造方法。
  5. (5)第2の工程と第3の工程を真空中で行なうことを
    特徴とする請求項1記載の半導体装置の製造方法。
  6. (6)半導体薄膜を堆積した後または不純物元素を半導
    体薄膜の表面に付着または半導体薄膜中に注入した後に
    、真空中、窒素雰囲気中または水素雰囲気中のうちの何
    れかの状態のもとで 200〜600℃の温度範囲で熱処理を行なうことを特
    徴とする請求項1記載の半導体装置の製造方法。
  7. (7)レーザー光を照射した後、透光性の基板の温度を
    100〜400℃、10^3〜10Torrの水素雰囲
    気中または水素プラズマ雰囲気中で水素処理を行なうこ
    とを特徴とする請求項1記載の半導体装置の製造方法。
JP2338171A 1990-11-30 1990-11-30 半導体装置の製造方法 Pending JPH04206837A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2338171A JPH04206837A (ja) 1990-11-30 1990-11-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2338171A JPH04206837A (ja) 1990-11-30 1990-11-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04206837A true JPH04206837A (ja) 1992-07-28

Family

ID=18315586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2338171A Pending JPH04206837A (ja) 1990-11-30 1990-11-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04206837A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479331B1 (en) * 1993-06-30 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device
US7320905B2 (en) 1998-08-21 2008-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
JP2008098653A (ja) * 1998-08-21 2008-04-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7622335B2 (en) 1992-12-04 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893243A (ja) * 1981-11-30 1983-06-02 Toshiba Corp ポリシリコン薄膜半導体の改善方法
JPS59113667A (ja) * 1982-12-20 1984-06-30 Fujitsu Ltd 薄膜トランジスタの製造法
JPS60105216A (ja) * 1983-11-11 1985-06-10 Seiko Instr & Electronics Ltd 薄膜半導体装置の製造方法
JPH01290264A (ja) * 1988-05-18 1989-11-22 Fujitsu Ltd 薄膜トランジスタ
JPH02130837A (ja) * 1988-11-10 1990-05-18 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JPH02177443A (ja) * 1988-12-28 1990-07-10 Sony Corp 薄膜トランジスタの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893243A (ja) * 1981-11-30 1983-06-02 Toshiba Corp ポリシリコン薄膜半導体の改善方法
JPS59113667A (ja) * 1982-12-20 1984-06-30 Fujitsu Ltd 薄膜トランジスタの製造法
JPS60105216A (ja) * 1983-11-11 1985-06-10 Seiko Instr & Electronics Ltd 薄膜半導体装置の製造方法
JPH01290264A (ja) * 1988-05-18 1989-11-22 Fujitsu Ltd 薄膜トランジスタ
JPH02130837A (ja) * 1988-11-10 1990-05-18 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JPH02177443A (ja) * 1988-12-28 1990-07-10 Sony Corp 薄膜トランジスタの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872605B2 (en) 1992-12-04 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7622335B2 (en) 1992-12-04 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor device
US6479331B1 (en) * 1993-06-30 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device
US7238558B2 (en) 1993-06-30 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7320905B2 (en) 1998-08-21 2008-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
JP2008098653A (ja) * 1998-08-21 2008-04-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Similar Documents

Publication Publication Date Title
US7354811B2 (en) Semiconductor device and process for fabricating the same
US5834071A (en) Method for forming a thin film transistor
JP3402380B2 (ja) 半導体回路およびその作製方法
JP2734587B2 (ja) 薄膜トランジスタの製造方法
JPH11307777A (ja) トップゲート型薄膜トランジスタ及びその製造方法
JPH0738110A (ja) 半導体装置の製造方法
JPH03194937A (ja) 薄膜トランジスタの製造方法
JPH04206837A (ja) 半導体装置の製造方法
JP3211340B2 (ja) 薄膜トランジスタの製造方法
JPH0766415A (ja) 半導体装置の製造方法及び薄膜トランジスタ
JPS6230314A (ja) 結晶性半導体薄膜の製造方法
JPH11354441A (ja) 半導体装置の製造方法
US8034671B2 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
JPS63250178A (ja) 薄膜半導体装置の製造方法
JPH08316487A (ja) 薄膜半導体装置の製造方法
JP3535465B2 (ja) 半導体装置の作製方法
JP3075498B2 (ja) 薄膜トランジスタの製造方法
JP3063018B2 (ja) 薄膜トランジスタの製造方法
JP2535654B2 (ja) 薄膜トランジスタの作製方法
JPH04186735A (ja) 半導体装置の製造方法
KR0140665B1 (ko) 박막트랜지스터 제조방법
JPH05235039A (ja) 薄膜トランジスタの製造方法
JP3417182B2 (ja) 薄膜半導体装置の製造方法及び電子機器の製造方法
JP3346060B2 (ja) 薄膜半導体装置の製造方法
JPH06244203A (ja) 薄膜トランジスタの製造方法