JPH04207032A - 半導体装置の平坦化プロセス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 庄ｌ」Ｊｌ旧１分厨− この発明は、多層配線構造で微細化した半導体装置にお
いて、層間を平坦化するプロセスに関する。

従速匡社結【 従来、層間を平坦化するプロセスは、第２図（Ａ）〜（
Ｄ）に示すように、半導体基板１１上に１層配線１２を
形成し１層配線１２上に層間絶縁膜１３を成長した後（
Ａ）、シリカ１４を塗布しくＢ）エッチバックしくＣ）
、さらに第２層間絶縁膜１５を形成することにより（Ｄ
）、１層配線１２．１２間の凹部にシリカ１４を残し平
坦化していた。

Ｂ　（−− ところで、上記のように１層配線１２上に層間絶縁膜１
３を成長した後に、シリカ叫を塗布しても１層配線１２
．１２間の凹部が深くかつ狭いため十分に埋めきれず、
平坦化ができないという問題があった。

−の この発明は上記の課題を解決するために、十分に平坦化
された構造を必要とする半導体装置において、 配線を形成する工程と、 配線上に層間絶縁膜を成長する工程と、上記層間絶縁膜
をエッチバックして、その高さを配線の高さに対応する
高さにする工程と、上記層間絶縁膜の上にシリカを塗布
する工程と、上記シリカをエッチバックして、配線間の
凹部の層間絶縁膜およびシリカの厚さを配線の高さに略
等しくする工程とを含む半導体装置の平坦化プロセス。

作ｌ− 上記の構成によると、１層配線間の凹部をまず酸化膜で
埋め、エッチバックして凹部を浅くすることで、シリカ
の塗布効果を高め、平坦化ができる。

夾胤阻 以下、この発明について図面を参照して説明する。

第１図（Ａ）〜（Ｅ）はこの発明の一実施例の平坦化プ
ロセスの各段階の断面図である。図において、１層配線
２，２を形成した後、層間絶縁膜９例えば酸化膜３を成
長しくＡ）、全面エッチバックすることで１層配線２，
２間に酸化膜３を残す（Ｂ）。

次に、１層配線２と酸化膜３上にシリカ４を塗布しくＣ
）、平坦部のシリカ４ａをエッチバックで除去する（Ｄ
）。さらにその上に第２層間絶縁膜５を形成する（Ｅ）
。

上記の構成によれば、１層配線２，２間に酸化Ｍ３を形
成しエッチバックしたので、１層配線２゜２間の凹部を
浅くでき、しかもその後、シリカ４を塗布しエッチバッ
クにより浅くなった凹部に第２層間絶縁膜５を形成し平
坦化できる。

主匪盆効果 以上説明したように、この発明の平坦化プロセスによれ
ば、１層配線間を層間絶縁膜とシリカで埋め、層間を平
坦化したことにより、配線の多層化、微細化が可能とな
る。

【図面の簡単な説明】

第１図（Ａ）〜（Ｅ）はこの発明の平坦化プロセスの各
段階の断面図である。 第２図は従来の平坦化プロセスの各段階の断面図である
。 １・・・・・・半導体基板、 ２・・・・・・１層配線、 ３・・・・・・層間絶縁膜、 ４・・・・・・シリカ、 ５・・・・・・第２層間絶縁膜。 特許出願人　　　関西日本電気株式会社１１２　　図

Claims (1)

1. 【特許請求の範囲】 十分に平坦化された構造を必要とする半導体装置におい
   て、 配線を形成する工程と、 配線上に層間絶縁膜を成長する工程と、 上記層間絶縁膜をエッチバックして、その高さを配線の
   高さに対応する高さにする工程と、上記層間絶縁膜の上
   にシリカを塗布する工程と、上記シリカをエッチバック
   して、配線間の凹部の層間絶縁膜およびシリカの厚さを
   配線の高さに略等しくする工程とを含む半導体装置の平
   坦化プロセス。