JPH06244286A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06244286A JPH06244286A JP2461793A JP2461793A JPH06244286A JP H06244286 A JPH06244286 A JP H06244286A JP 2461793 A JP2461793 A JP 2461793A JP 2461793 A JP2461793 A JP 2461793A JP H06244286 A JPH06244286 A JP H06244286A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- insulating film
- polyimide resin
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 45
- 229920001721 polyimide Polymers 0.000 claims abstract description 33
- 239000009719 polyimide resin Substances 0.000 claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 229910010272 inorganic material Inorganic materials 0.000 claims description 4
- 239000011147 inorganic material Substances 0.000 claims description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 12
- 229920001296 polysiloxane Polymers 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000002245 particle Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical class [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】多層配線を有する半導体装置の層間絶縁膜の平
坦性を向上させ、上層配線の段切れ・くびれ等を防ぎ、
信頼性を向上させる。 【構成】下層配線３の表面に設けた窒化シリコン膜４の
上にシリコンポリイミド樹脂膜５およびフォトレジスト
膜９を順次積層して上面を平坦化した後、フォトレジス
ト膜９およびシリコンポリイミド樹脂膜５を順次エッチ
バックして窒化シリコン膜４の表面を露出させ下層配線
３相互間にシリコンポリイミド樹脂膜５を平坦に埋め込
み、その上に酸化シリコン膜６を堆積して上面の平坦な
層間絶縁膜を形成することにより、第２の上層配線７の
ステップカバレージを向上させ、段切れやくびれの発生
を防ぐことができる。
坦性を向上させ、上層配線の段切れ・くびれ等を防ぎ、
信頼性を向上させる。 【構成】下層配線３の表面に設けた窒化シリコン膜４の
上にシリコンポリイミド樹脂膜５およびフォトレジスト
膜９を順次積層して上面を平坦化した後、フォトレジス
ト膜９およびシリコンポリイミド樹脂膜５を順次エッチ
バックして窒化シリコン膜４の表面を露出させ下層配線
３相互間にシリコンポリイミド樹脂膜５を平坦に埋め込
み、その上に酸化シリコン膜６を堆積して上面の平坦な
層間絶縁膜を形成することにより、第２の上層配線７の
ステップカバレージを向上させ、段切れやくびれの発生
を防ぐことができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層配線を有する半導体装置の製造方法に関
する。
関し、特に多層配線を有する半導体装置の製造方法に関
する。
【０００２】
【従来の技術】ＬＳＩの微細化・高集積化に伴い、配線
のチップに占める面積が大きくなり、配線の多層化がま
すます進展している。多層配線においては、配線抵抗を
小さく維持する必要から、配線のアスペクト比が大きく
なり、その結果、表面の凹凸はますます厳しくなる。従
って、層間絶縁膜の平坦化は、多層配線に欠くことので
きない必須技術である。
のチップに占める面積が大きくなり、配線の多層化がま
すます進展している。多層配線においては、配線抵抗を
小さく維持する必要から、配線のアスペクト比が大きく
なり、その結果、表面の凹凸はますます厳しくなる。従
って、層間絶縁膜の平坦化は、多層配線に欠くことので
きない必須技術である。
【０００３】層間絶縁膜の平坦化の一例としてポリイミ
ド樹脂膜をエッチバックする方法がある（特開昭６１−
１０７７４５号公報参照）。
ド樹脂膜をエッチバックする方法がある（特開昭６１−
１０７７４５号公報参照）。
【０００４】図２（ａ）〜（ｅ）は従来の半導体装置の
製造方法を説明するための工程順に示した断面図であ
る。
製造方法を説明するための工程順に示した断面図であ
る。
【０００５】まず、図２（ａ）に示すように、半導体基
板１の上に設けた絶縁膜２の上に複数の下層配線３を設
け、下層配線を含む表面に第１の層間絶縁膜としてＣＶ
Ｄ法によりリンシリケートガラス膜（以下ＰＳＧ膜と記
す）１１を形成する。
板１の上に設けた絶縁膜２の上に複数の下層配線３を設
け、下層配線を含む表面に第１の層間絶縁膜としてＣＶ
Ｄ法によりリンシリケートガラス膜（以下ＰＳＧ膜と記
す）１１を形成する。
【０００６】次に、図２（ｂ）に示すように、ＰＳＧ膜
１１の上にポリイミド樹脂液を塗布してベーキングし第
２の層間絶縁膜となるポリイミド樹脂膜１２を形成す
る。
１１の上にポリイミド樹脂液を塗布してベーキングし第
２の層間絶縁膜となるポリイミド樹脂膜１２を形成す
る。
【０００７】このとき、下層配線３の有無によりポリイ
ミド樹脂膜１２の表面に凹凸の高低差Ａが生ずる。
ミド樹脂膜１２の表面に凹凸の高低差Ａが生ずる。
【０００８】次に、図２（ｃ）に示すように、ポリイミ
ド樹脂膜１２をエッチバックしてＰＳＧ膜１１の表面を
露出させる。
ド樹脂膜１２をエッチバックしてＰＳＧ膜１１の表面を
露出させる。
【０００９】このとき、ポリイミド樹脂膜１２は高低差
Ａの影響を受け、表面にゆるやかな凹部と下層配線３の
上端部に段差８を生ずる。
Ａの影響を受け、表面にゆるやかな凹部と下層配線３の
上端部に段差８を生ずる。
【００１０】次に、図２（ｄ）に示すように、ＰＳＧ膜
１１およびポリイミド樹脂膜１２の上に第３の層間絶縁
膜としてＰＳＧ膜１３を堆積する。
１１およびポリイミド樹脂膜１２の上に第３の層間絶縁
膜としてＰＳＧ膜１３を堆積する。
【００１１】次に、図２（ｅ）に示すように、下層配線
３上のＰＳＧ膜１３およびＰＳＧ膜１１を選択的に順次
エッチングして開孔部を設けた後、開孔部に露出させた
下層配線３と接続する上層配線７をＰＳＧ膜１３の上に
形成する。ここで、上層配線７は下層配線３の上端部の
段差８の影響を受け段差８ａにくびれを生ずることがあ
る。
３上のＰＳＧ膜１３およびＰＳＧ膜１１を選択的に順次
エッチングして開孔部を設けた後、開孔部に露出させた
下層配線３と接続する上層配線７をＰＳＧ膜１３の上に
形成する。ここで、上層配線７は下層配線３の上端部の
段差８の影響を受け段差８ａにくびれを生ずることがあ
る。
【００１２】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法は、下層配線の膜厚が１．０μｍ程度のと
き、表面を平坦化するために形成したポリイミド樹脂膜
の表面に高低差Ａが約０．４〜０．６μｍ程度の凹凸を
生じる。この状態で第２の層間絶縁膜であるポリイミド
樹脂膜を下層配線上の第１の層間絶縁膜が完全に露出す
るまでエッチバックすると、下層配線相互間に残るべき
ポリイミド樹脂膜に膜減りが生じ、下層配線の上端部に
約０．３〜０．４μｍの急峻な段差が発生する。そのた
め第３の層間絶縁膜を成長させても、段差は残り、開孔
部を設けて上層配線を形成すると、図２（ｅ）に示すよ
うに結果的に段差８ａにおいて上層配線のステップカバ
レッジが悪化して段切れやくびれを生じ、信頼性が低下
するという問題があった。
の製造方法は、下層配線の膜厚が１．０μｍ程度のと
き、表面を平坦化するために形成したポリイミド樹脂膜
の表面に高低差Ａが約０．４〜０．６μｍ程度の凹凸を
生じる。この状態で第２の層間絶縁膜であるポリイミド
樹脂膜を下層配線上の第１の層間絶縁膜が完全に露出す
るまでエッチバックすると、下層配線相互間に残るべき
ポリイミド樹脂膜に膜減りが生じ、下層配線の上端部に
約０．３〜０．４μｍの急峻な段差が発生する。そのた
め第３の層間絶縁膜を成長させても、段差は残り、開孔
部を設けて上層配線を形成すると、図２（ｅ）に示すよ
うに結果的に段差８ａにおいて上層配線のステップカバ
レッジが悪化して段切れやくびれを生じ、信頼性が低下
するという問題があった。
【００１３】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に設けた絶縁膜の上に複数の下
層配線を形成し前記下層配線の表面に下層配線の厚さよ
りも薄い無機質からなる第１の層間絶縁膜を形成する工
程と、前記第１の層間絶縁膜の上に有機質からなる塗布
液を塗布してベーキングし第２の層間絶縁膜を形成する
工程と、前記第２の層間絶縁膜の上にフォトレジスト膜
を形成した後前記フォトレジスト膜および第２の層間絶
縁膜を順次エッチバックして前記下層配線上の前記第１
の層間絶縁膜の表面をちょうど露出させ上面を平坦化す
る工程と、前記第１および第２の層間絶縁膜の上に無機
質からなる第３の層間絶縁膜を形成する工程と、前記下
層配線上の前記第３および第１の層間絶縁膜を選択的に
等方性エッチングした後異方性エッチングして断面形状
が盃状の開孔部を形成する工程と、前記開孔部の下層配
線と接続して前記第３の層間絶縁膜上に延在する上層配
線を形成する工程とを含んで構成される。
造方法は、半導体基板上に設けた絶縁膜の上に複数の下
層配線を形成し前記下層配線の表面に下層配線の厚さよ
りも薄い無機質からなる第１の層間絶縁膜を形成する工
程と、前記第１の層間絶縁膜の上に有機質からなる塗布
液を塗布してベーキングし第２の層間絶縁膜を形成する
工程と、前記第２の層間絶縁膜の上にフォトレジスト膜
を形成した後前記フォトレジスト膜および第２の層間絶
縁膜を順次エッチバックして前記下層配線上の前記第１
の層間絶縁膜の表面をちょうど露出させ上面を平坦化す
る工程と、前記第１および第２の層間絶縁膜の上に無機
質からなる第３の層間絶縁膜を形成する工程と、前記下
層配線上の前記第３および第１の層間絶縁膜を選択的に
等方性エッチングした後異方性エッチングして断面形状
が盃状の開孔部を形成する工程と、前記開孔部の下層配
線と接続して前記第３の層間絶縁膜上に延在する上層配
線を形成する工程とを含んで構成される。
【００１４】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１５】図１（ａ）〜（ｅ）は本発明の一実施例の
製造方法を説明するための工程順に示した断面図であ
る。
製造方法を説明するための工程順に示した断面図であ
る。
【００１６】まず、図１（ａ）に示すように、従来例と
同様の工程により、半導体基板１の上に形成された絶縁
膜２の上にスパッタリング法により膜厚約１．０μｍの
アルミニウム膜を堆積してフォトリソグラフィ技術によ
りパターニングし、下層の配線３を形成する。次に、下
層の配線３を含む表面にプラズマＣＶＤ法により膜厚
０．１〜０．３μｍの窒化シリコン膜４を堆積して第１
の層間絶縁膜を形成する。次に、窒化シリコン膜４の上
に粘度が約２００ｃｐのシリコンポリイミド樹脂液をス
ピンコート法により塗布したのち、２５０℃〜４００℃
のＮ2 ガス雰囲気中でベーキングを行ない膜厚約２．０
μｍのシリコンポリイミド樹脂膜５からなる第２の層間
絶縁膜を形成する。このとき、ポリイミド樹脂膜５の表
面には約０．４〜０．６μｍ程度の高低差Ａを有する凹
凸が生ずる。通常第２の層間絶縁膜の表面を完全に平坦
化するには、シリコンポリイミド樹脂膜５を約５μｍ以
上に厚く形成しなければならない。シリコンポリイミド
樹脂膜５を厚くするには粘度の高いシリコンポリイミド
樹脂液を用いるか、又はシリコンポリイミド樹脂液の塗
布とベーキングを複数回繰り返すことが必要となるが、
粘度の高いシリコンポリイミド樹脂液はフィルタリング
が難しいためパーティクルの除去が困難であり、シリコ
ンポリイミド樹脂液の塗布とベーキングの繰り返しもま
たパーティクルが多く発生する問題がある。
同様の工程により、半導体基板１の上に形成された絶縁
膜２の上にスパッタリング法により膜厚約１．０μｍの
アルミニウム膜を堆積してフォトリソグラフィ技術によ
りパターニングし、下層の配線３を形成する。次に、下
層の配線３を含む表面にプラズマＣＶＤ法により膜厚
０．１〜０．３μｍの窒化シリコン膜４を堆積して第１
の層間絶縁膜を形成する。次に、窒化シリコン膜４の上
に粘度が約２００ｃｐのシリコンポリイミド樹脂液をス
ピンコート法により塗布したのち、２５０℃〜４００℃
のＮ2 ガス雰囲気中でベーキングを行ない膜厚約２．０
μｍのシリコンポリイミド樹脂膜５からなる第２の層間
絶縁膜を形成する。このとき、ポリイミド樹脂膜５の表
面には約０．４〜０．６μｍ程度の高低差Ａを有する凹
凸が生ずる。通常第２の層間絶縁膜の表面を完全に平坦
化するには、シリコンポリイミド樹脂膜５を約５μｍ以
上に厚く形成しなければならない。シリコンポリイミド
樹脂膜５を厚くするには粘度の高いシリコンポリイミド
樹脂液を用いるか、又はシリコンポリイミド樹脂液の塗
布とベーキングを複数回繰り返すことが必要となるが、
粘度の高いシリコンポリイミド樹脂液はフィルタリング
が難しいためパーティクルの除去が困難であり、シリコ
ンポリイミド樹脂液の塗布とベーキングの繰り返しもま
たパーティクルが多く発生する問題がある。
【００１７】本実施例では、シリコンポリイミド樹脂膜
５の形成後、粘度が約２０〜５０ｃｐと低いフォトレジ
スト膜９を約２〜３μｍの厚さで塗布し、１３０℃程度
のポストベークを行なうことで、表面の平坦化を実現し
た。もちろんパーティクルの発生は極めて少ない。
５の形成後、粘度が約２０〜５０ｃｐと低いフォトレジ
スト膜９を約２〜３μｍの厚さで塗布し、１３０℃程度
のポストベークを行なうことで、表面の平坦化を実現し
た。もちろんパーティクルの発生は極めて少ない。
【００１８】次に図１（ｂ）に示すように、フォトレジ
スト膜９およびシリコンポリイミド樹脂膜５の全面をＳ
Ｆ6 とＯ2 の混合ガスを用いるＥＣＲ（ｅｌｅｃｔｒｏ
ｎｃｙｃｌｏｔｒｏｎ ｒｅｓｏｎａｎｃｅ）エッチン
グ法によりエッチバックし、下層配線３上の窒化シリコ
ン膜４の上面をちょうど露出させる。この時、下層配線
３の相互間にはシリコンポリイミド樹脂膜５が残り、エ
ッチング面は平坦な状態を保っている。
スト膜９およびシリコンポリイミド樹脂膜５の全面をＳ
Ｆ6 とＯ2 の混合ガスを用いるＥＣＲ（ｅｌｅｃｔｒｏ
ｎｃｙｃｌｏｔｒｏｎ ｒｅｓｏｎａｎｃｅ）エッチン
グ法によりエッチバックし、下層配線３上の窒化シリコ
ン膜４の上面をちょうど露出させる。この時、下層配線
３の相互間にはシリコンポリイミド樹脂膜５が残り、エ
ッチング面は平坦な状態を保っている。
【００１９】次に、図１（ｃ）に示すように、窒化シリ
コン膜４およびポリイミド樹脂膜５の上にプラズマＣＶ
Ｄ法により厚さ約１．０μｍの酸化シリコン膜６を堆積
して第３の層間絶縁膜を形成する。
コン膜４およびポリイミド樹脂膜５の上にプラズマＣＶ
Ｄ法により厚さ約１．０μｍの酸化シリコン膜６を堆積
して第３の層間絶縁膜を形成する。
【００２０】下層配線３の上端部には約５０〜１００ｎ
ｍ程度の段差８を生じるが、シリコンポリイミド樹脂膜
５の上面が平坦化されているため上層配線の平坦性に影
響を与える事はない。
ｍ程度の段差８を生じるが、シリコンポリイミド樹脂膜
５の上面が平坦化されているため上層配線の平坦性に影
響を与える事はない。
【００２１】次に、図１（ｄ）に示すように、酸化シリ
コン膜６の上にフォトレジスト膜９ａを塗布してパター
ニングし、フォトレジスト膜９ａをマスクとして酸化シ
リコン膜６の膜厚の上部半分ほどを弗酸で等方性エッチ
ングし、引続き、残りの酸化シリコン膜６および窒化シ
リコン膜５をＣＦ4 ガスを用いて異方性ドライエッチン
グし、断面形状が盃状の開孔部１０を形成する。
コン膜６の上にフォトレジスト膜９ａを塗布してパター
ニングし、フォトレジスト膜９ａをマスクとして酸化シ
リコン膜６の膜厚の上部半分ほどを弗酸で等方性エッチ
ングし、引続き、残りの酸化シリコン膜６および窒化シ
リコン膜５をＣＦ4 ガスを用いて異方性ドライエッチン
グし、断面形状が盃状の開孔部１０を形成する。
【００２２】次に、図１（ｅ）に示すように、フォトレ
ジスト膜９ａを除去した後、開孔部１０を含む酸化シリ
コン膜６の表面にアルミニウム膜を堆積してパターニン
グし、上層配線７を形成する。
ジスト膜９ａを除去した後、開孔部１０を含む酸化シリ
コン膜６の表面にアルミニウム膜を堆積してパターニン
グし、上層配線７を形成する。
【００２３】尚、本実施例では第１および第３の層間絶
縁膜としてそれぞれプラズマＣＶＤ法により形成した窒
化シリコン膜および酸化シリコン膜を用いているが窒化
シリコン膜の代りに酸化シリコン膜又は酸化シリコン膜
の代りに窒化シリコン膜を用いても良く、またこれらの
代りにオキシナイトライド膜を用いることもできる。ま
た、第２の層間絶縁膜としてシリコンポリイミド樹脂膜
の代りにポリイミド樹脂膜を用いることもできる。
縁膜としてそれぞれプラズマＣＶＤ法により形成した窒
化シリコン膜および酸化シリコン膜を用いているが窒化
シリコン膜の代りに酸化シリコン膜又は酸化シリコン膜
の代りに窒化シリコン膜を用いても良く、またこれらの
代りにオキシナイトライド膜を用いることもできる。ま
た、第２の層間絶縁膜としてシリコンポリイミド樹脂膜
の代りにポリイミド樹脂膜を用いることもできる。
【００２４】また、下層および上層配線３，７としてア
ルミニウム膜の代りにＳｉ入りアルミニウム膜又はＳｉ
・Ｃｕ入りアルミニウム膜のような不純物を入れたアル
ミニウム膜あるいはＷＳｉ膜，ＴｉＮとＴｉ膜などとを
積層にしたアルミニウム膜を用いても良い。
ルミニウム膜の代りにＳｉ入りアルミニウム膜又はＳｉ
・Ｃｕ入りアルミニウム膜のような不純物を入れたアル
ミニウム膜あるいはＷＳｉ膜，ＴｉＮとＴｉ膜などとを
積層にしたアルミニウム膜を用いても良い。
【００２５】
【発明の効果】以上説明したように本発明は、下層配線
の表面に設けた薄い無機質の第１の層間絶縁膜の上に有
機質の層間絶縁膜およびフォトレジスト膜を順次積層し
て設けた後、フォトレジスト膜および第２の層間絶縁膜
を順次エッチバックして下層配線上の第１の層間絶縁膜
の上面をちょうど露出させた状態で上面を平坦化し、そ
の上に第３の層間絶縁膜を積層することにより、下層配
線およびその相互間を含む領域の層間絶縁膜の平坦化を
向上させ、第３の層間絶縁膜に設けた開孔部を介して下
層配線と接続する上層配線のステップカバレージを向上
させるという効果を有する。
の表面に設けた薄い無機質の第１の層間絶縁膜の上に有
機質の層間絶縁膜およびフォトレジスト膜を順次積層し
て設けた後、フォトレジスト膜および第２の層間絶縁膜
を順次エッチバックして下層配線上の第１の層間絶縁膜
の上面をちょうど露出させた状態で上面を平坦化し、そ
の上に第３の層間絶縁膜を積層することにより、下層配
線およびその相互間を含む領域の層間絶縁膜の平坦化を
向上させ、第３の層間絶縁膜に設けた開孔部を介して下
層配線と接続する上層配線のステップカバレージを向上
させるという効果を有する。
【図１】本発明の一実施例を説明するための工程順に示
した断面図。
した断面図。
【図２】従来の半導体装置の製造方法を説明するための
工程順に示した断面図。
工程順に示した断面図。
１ 半導体基板 ２ 絶縁膜 ３ 下層配線 ４ 窒化シリコン膜 ５ シリコンポリイミド樹脂膜 ６ 酸化シリコン膜 ７ 上層配線 ８，８ａ 段差 ９，９ａ フォトレジスト膜 １０ 開孔部 １１，１３ ＰＳＧ膜 １２ ポリイミド樹脂膜
Claims (3)
- 【請求項１】 半導体基板上に設けた絶縁膜の上に複数
の下層配線を形成し前記下層配線の表面に下層配線の厚
さよりも薄い無機質からなる第１の層間絶縁膜を形成す
る工程と、前記第１の層間絶縁膜の上に有機質からなる
塗布液を塗布してベーキングし第２の層間絶縁膜を形成
する工程と、前記第２の層間絶縁膜の上にフォトレジス
ト膜を形成した後前記フォトレジスト膜および第２の層
間絶縁膜を順次エッチバックして前記下層配線上の前記
第１の層間絶縁膜の表面をちょうど露出させ上面を平坦
化する工程と、前記第１および第２の層間絶縁膜の上に
無機質からなる第３の層間絶縁膜を形成する工程と、前
記下層配線上の前記第３および第１の層間絶縁膜を選択
的に等方性エッチングした後異方性エッチングして断面
形状が盃上の開孔部を形成する工程と、前記開孔部の下
層配線と接続して前記第３の層間絶縁膜上に延在する上
層配線を形成する工程とを含むことを特徴とする半導体
装置の製造方法。 - 【請求項２】 第２の層間絶縁膜がポリイミド樹脂膜ま
たはシリコンポリイミド樹脂膜である請求項１記載の半
導体装置の製造方法。 - 【請求項３】 第１および第３の層間絶縁膜がプラズマ
ＣＶＤ法により形成する酸化シリコン膜，窒化シリコン
膜またはオキシナイトライド膜のいずれかである請求項
１または請求項２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2461793A JPH06244286A (ja) | 1993-02-15 | 1993-02-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2461793A JPH06244286A (ja) | 1993-02-15 | 1993-02-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06244286A true JPH06244286A (ja) | 1994-09-02 |
Family
ID=12143113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2461793A Pending JPH06244286A (ja) | 1993-02-15 | 1993-02-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06244286A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0936226A (ja) * | 1995-07-18 | 1997-02-07 | Nec Corp | 半導体装置およびその製造方法 |
| US6890448B2 (en) * | 1999-06-11 | 2005-05-10 | Shipley Company, L.L.C. | Antireflective hard mask compositions |
| US7605439B2 (en) | 2005-08-29 | 2009-10-20 | Rohm And Haas Electronic Materials Llc | Antireflective hard mask compositions |
| JP2016127162A (ja) * | 2015-01-05 | 2016-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58131752A (ja) * | 1982-01-29 | 1983-08-05 | Fujitsu Ltd | 多層配線形成方法 |
| JPH0384927A (ja) * | 1989-08-29 | 1991-04-10 | Nec Corp | 半導体装置の製造方法 |
-
1993
- 1993-02-15 JP JP2461793A patent/JPH06244286A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58131752A (ja) * | 1982-01-29 | 1983-08-05 | Fujitsu Ltd | 多層配線形成方法 |
| JPH0384927A (ja) * | 1989-08-29 | 1991-04-10 | Nec Corp | 半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0936226A (ja) * | 1995-07-18 | 1997-02-07 | Nec Corp | 半導体装置およびその製造方法 |
| US6890448B2 (en) * | 1999-06-11 | 2005-05-10 | Shipley Company, L.L.C. | Antireflective hard mask compositions |
| US7018717B2 (en) | 1999-06-11 | 2006-03-28 | Shipley Company, L.L.C. | Antireflective hard mask compositions |
| US7605439B2 (en) | 2005-08-29 | 2009-10-20 | Rohm And Haas Electronic Materials Llc | Antireflective hard mask compositions |
| JP2016127162A (ja) * | 2015-01-05 | 2016-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06181209A (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| KR100367695B1 (ko) | 반도체소자의비아콘택형성방법 | |
| US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
| JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JPH0653189A (ja) | 成膜層の平坦化方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPH07147281A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04142065A (ja) | 半導体装置の製造方法 | |
| JPH07326668A (ja) | 半導体装置の製造方法 | |
| KR100365745B1 (ko) | 반도체장치의콘택홀형성방법 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JPH05335421A (ja) | 半導体装置の製造方法 | |
| JPH0488634A (ja) | 薄膜配線の形成方法 | |
| JPH088249A (ja) | 層間絶縁膜の形成方法 | |
| JPH06338500A (ja) | 半導体装置の製造方法 | |
| JPH05109717A (ja) | 半導体装置の製造方法 | |
| JPH09172075A (ja) | 半導体装置の多層配線における層間接続孔の製造方法 | |
| JPS63265447A (ja) | 半導体装置の多層配線の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPH06267944A (ja) | 半導体装置の製造方法 | |
| JPH09186232A (ja) | 半導体装置の製造方法 | |
| JP2000049226A (ja) | 半導体装置の製造方法 | |
| JPH05304219A (ja) | 半導体装置における絶縁層の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19950711 |