JPH04207242A - データ伝送装置 - Google Patents
データ伝送装置Info
- Publication number
- JPH04207242A JPH04207242A JP2325217A JP32521790A JPH04207242A JP H04207242 A JPH04207242 A JP H04207242A JP 2325217 A JP2325217 A JP 2325217A JP 32521790 A JP32521790 A JP 32521790A JP H04207242 A JPH04207242 A JP H04207242A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- abnormality
- common bus
- time
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、複数個のディジタル装置を共通バスを介して
、選択的に接続するデータ伝送装置に関する。
、選択的に接続するデータ伝送装置に関する。
（従来の技術）
ディジタル装置が大形化、複雑化するにつれて、従来の
様に個別配線を行なっていたのでは、信号配線の数が増
加し信号の処理が困難となるため、高速の信号伝送路を
バスとして用い、バス上の多数の点から信号を送受させ
る方式かとられている。
様に個別配線を行なっていたのでは、信号配線の数が増
加し信号の処理が困難となるため、高速の信号伝送路を
バスとして用い、バス上の多数の点から信号を送受させ
る方式かとられている。
第３図は、バス方式によるデータ伝送装置の従来の一般
的構成を示すブロック図である。共通バス１上のデータ
送受は、バス制御装置２により管理され、共通バス１か
ら入出力制御装置３を介して、入出力装置４へ接続され
る。各入出力装置４は入出力制御装置）３部の送信ゲー
ト５により共通バス１上に信号を送出し、その信号をバ
ス制御装置２内の受信ゲート６により受信する。
的構成を示すブロック図である。共通バス１上のデータ
送受は、バス制御装置２により管理され、共通バス１か
ら入出力制御装置３を介して、入出力装置４へ接続され
る。各入出力装置４は入出力制御装置）３部の送信ゲー
ト５により共通バス１上に信号を送出し、その信号をバ
ス制御装置２内の受信ゲート６により受信する。
送信ゲート５のインピーダンスは、信号ＯＮ時低インピ
ーダンスＯＦＦ時高インピーダンスとなっている。
ーダンスＯＦＦ時高インピーダンスとなっている。
ところでバス方式の伝送装置は、入出力制御装置３の送
信ゲート５の誤動作あるいは故障により送信ゲート５の
出力が低インピーダンスのままとなった場合それが回復
しない限り共通バス１によるデータ転送は不可能であり
共通バス１を用いた入出力処理が全て停止することとな
る。
信ゲート５の誤動作あるいは故障により送信ゲート５の
出力が低インピーダンスのままとなった場合それが回復
しない限り共通バス１によるデータ転送は不可能であり
共通バス１を用いた入出力処理が全て停止することとな
る。
（発明が解決しようとする課題）
信号線の異常時はその異常を検出して、すみやかにそれ
に対処する必要があるが、従来の装置では、共通バス１
を介してデータの送受が行なわれた結果で異常が検出さ
れる。
に対処する必要があるが、従来の装置では、共通バス１
を介してデータの送受が行なわれた結果で異常が検出さ
れる。
従って、異常発見までにむだなデータ転送を行っており
システムの信頼性か低下し、異常発見までの時間的ロス
が大きい問題点かあった。
システムの信頼性か低下し、異常発見までの時間的ロス
が大きい問題点かあった。
本発明の目的はデータ伝送系の信頼性を向上させ異常検
出までの時間ロスを極小化するデータ伝送装置を提供す
ることにある。
出までの時間ロスを極小化するデータ伝送装置を提供す
ることにある。
［発明の構成］
（課題を解決するための手段）
上記目的を達成するために本発明は複数個のディジタル
装置と共通バスとを備え、共通バスに各ディジタル装置
が順次非同期的に接続され、接続されたディジタル装置
か共通バスを専有してデータ転送を行なうデータ伝送装
置において、共通バスに接続されたディジタル装置のど
れもかデータ伝送を行なっていないタイミングで共通バ
スの信号線の異常を検出する検出手段と、この検出手段
で異常が検出された場合にディジタル装置の全てを初期
化する状態設定手段と、ディジタル装置の初期化後、再
び共通バスの信号線の異常を検出手段により検出し、異
常か検出された時、ディジタル装置の全てに対して初期
化状態を保持させる保持手段とで構成する。
装置と共通バスとを備え、共通バスに各ディジタル装置
が順次非同期的に接続され、接続されたディジタル装置
か共通バスを専有してデータ転送を行なうデータ伝送装
置において、共通バスに接続されたディジタル装置のど
れもかデータ伝送を行なっていないタイミングで共通バ
スの信号線の異常を検出する検出手段と、この検出手段
で異常が検出された場合にディジタル装置の全てを初期
化する状態設定手段と、ディジタル装置の初期化後、再
び共通バスの信号線の異常を検出手段により検出し、異
常か検出された時、ディジタル装置の全てに対して初期
化状態を保持させる保持手段とで構成する。
（作 用）
共通バス上でデータ転送が行なわれていないタイミング
で、共通バスの信号線の異常を検出し、異常か検出され
た場合には、ディジタル装置のすべてを初期化状態にし
た後、再び信号線の異常を調べ、故障が回復していない
場合には、共通バス上のデータ転送を禁止する。
で、共通バスの信号線の異常を検出し、異常か検出され
た場合には、ディジタル装置のすべてを初期化状態にし
た後、再び信号線の異常を調べ、故障が回復していない
場合には、共通バス上のデータ転送を禁止する。
（実施例）
第１図は、本発明によるデータ伝送装置の実施例を示す
回路図である。第１図に示す回路は第３図中のバス制御
装置に相当するものであり、第３図における共通バス１
は、入出力装置４がデータ転送中であることを示す信号
線９、リセット線１２、データ線１０．１１から構成さ
れる。また、バス制御装置は、オアゲート１３，１４．
クロック発生器１５、フリップフロップ１６． １
７． リセット信号送出回路１８から構成される。
回路図である。第１図に示す回路は第３図中のバス制御
装置に相当するものであり、第３図における共通バス１
は、入出力装置４がデータ転送中であることを示す信号
線９、リセット線１２、データ線１０．１１から構成さ
れる。また、バス制御装置は、オアゲート１３，１４．
クロック発生器１５、フリップフロップ１６． １
７． リセット信号送出回路１８から構成される。
このような構成において、バス制御装置の電源かＯＮさ
れ、共通バスが使用可能となると、クロック発生器１５
か常時働き、バスを使用しないタイミングにおいて１、
信号線異常検出タイミングパルスをトリ力線１９を介し
てフリップフロップ１７へ送る。フリップフロップ１６
には、信号線１０．１１の信号がオアゲート１３信号線
状態表示線２０を介して入力されている。
れ、共通バスが使用可能となると、クロック発生器１５
か常時働き、バスを使用しないタイミングにおいて１、
信号線異常検出タイミングパルスをトリ力線１９を介し
てフリップフロップ１７へ送る。フリップフロップ１６
には、信号線１０．１１の信号がオアゲート１３信号線
状態表示線２０を介して入力されている。
信号線９かＯＦＦ状態であり、共通バスにてデータ転送
が行なわれていない場合は、フリップフロップ１６にお
いてクロック発生器１５からの信号により定周期で信号
線１０．１１をチエツクし、送信ゲートの故障の有無を
調べる。もしこの時信号線１０．１１において出入力装
置の故障あるいは、共通バス自体の故障により信号がＯ
Ｎされていればオアゲート１３の出力がＯＮＬ、トリガ
信号１９によりフリップフロップ１６はセットされる。
が行なわれていない場合は、フリップフロップ１６にお
いてクロック発生器１５からの信号により定周期で信号
線１０．１１をチエツクし、送信ゲートの故障の有無を
調べる。もしこの時信号線１０．１１において出入力装
置の故障あるいは、共通バス自体の故障により信号がＯ
Ｎされていればオアゲート１３の出力がＯＮＬ、トリガ
信号１９によりフリップフロップ１６はセットされる。
すなわちフリップフロップ１６により故障が検出される
。
。
故障状態においては、正常なデータ転送は、保証されな
い。そこで、次のデータ転送が開始される前に、状態設
定を行なうリセット信号送出回路１８により入出力装置
全部を初期状態にリセットする。リセット信号送出後、
信号線１０．１１及び９を含めリセット線１２以外の全
ての信号線がＯＦＦされたか否かを再びチエツクする。
い。そこで、次のデータ転送が開始される前に、状態設
定を行なうリセット信号送出回路１８により入出力装置
全部を初期状態にリセットする。リセット信号送出後、
信号線１０．１１及び９を含めリセット線１２以外の全
ての信号線がＯＦＦされたか否かを再びチエツクする。
第１図上の（Ａ）〜（Ｄ）は第２図に示す（Ａ）〜（Ｄ
）の信号に相当する。信号線１０．１１のオア出力であ
るゲート１３の出力及び信号線９とのオアゲート１４の
出力をフリップフロップ１７に入力し、第２図の（Ｂ）
タイミングにおいてチエツクする。
）の信号に相当する。信号線１０．１１のオア出力であ
るゲート１３の出力及び信号線９とのオアゲート１４の
出力をフリップフロップ１７に入力し、第２図の（Ｂ）
タイミングにおいてチエツクする。
もしここで再び異常が検出されればフリップフロップ１
７がセットされ、フリップフロップ１７かセットされて
いる間は 第２図（Ｃ）に破線で示すようにリセット信
号をリセット線１２に出力し続ける。
７がセットされ、フリップフロップ１７かセットされて
いる間は 第２図（Ｃ）に破線で示すようにリセット信
号をリセット線１２に出力し続ける。
つまりリセット信号を送出した後のチエツクで再び異常
が検出されなければ先にフリップフロップ１６で検出さ
れた異常は、入出力装置をリセットすることで回復可能
な異常であるので、共通バス上のデータ転送を再開させ
る。
が検出されなければ先にフリップフロップ１６で検出さ
れた異常は、入出力装置をリセットすることで回復可能
な異常であるので、共通バス上のデータ転送を再開させ
る。
しかしフリップフロップ１７におけるチエツクにおいて
も再び異常が検出された場合には、メンテナンスを要す
る故障と判断し、共通バスに接続された入出力装置をロ
ックし、以後共通バス上のデータ転送を禁止する。
も再び異常が検出された場合には、メンテナンスを要す
る故障と判断し、共通バスに接続された入出力装置をロ
ックし、以後共通バス上のデータ転送を禁止する。
信号線９のデータ転送中を示す信号かオンしている間は
、フリップフロップ１６はリセットし、同時にクロック
発生回路１５のトリガ信号出力１９を阻止するため、信
号線の異常チエツクは、通常のデータ転送には全く影響
をあたえない。
、フリップフロップ１６はリセットし、同時にクロック
発生回路１５のトリガ信号出力１９を阻止するため、信
号線の異常チエツクは、通常のデータ転送には全く影響
をあたえない。
「発明の効果コ
本発明によれば、共通バスの故障かデータ転送前に検出
てき、故障の影響を共通バス内にとどめ、共通バスを使
用する処理装置へ波及することを防止できるのでシステ
ムの信頼性を向上でき、また異常検出までの時間ロスを
極小化できる。
てき、故障の影響を共通バス内にとどめ、共通バスを使
用する処理装置へ波及することを防止できるのでシステ
ムの信頼性を向上でき、また異常検出までの時間ロスを
極小化できる。
第１図は、本発明によるデータ伝送装置の回路図、第２
図は、第１図に示す回路図の信号タイミングチャート、
第３図は、従来のデータ伝送装置のブロック図である。 ９・・・・・・・・・信号線 １０．１１・・・・・・・・・データ線１２・・・・・
・・・・リセット信号線１３．１４・・・・・・・・・
オアゲート１５・・・・・・・・・クロック発生器１６
．１７・・・・・・・・・フリップフロップ１８・・・
・・・・・・リセットパルス回路１９・・・・・・・・
・トリガ線 ２０・・・・・・・・・信号状態線 代理人 弁理士 則 近 憲 佑 第 ２ 図
図は、第１図に示す回路図の信号タイミングチャート、
第３図は、従来のデータ伝送装置のブロック図である。 ９・・・・・・・・・信号線 １０．１１・・・・・・・・・データ線１２・・・・・
・・・・リセット信号線１３．１４・・・・・・・・・
オアゲート１５・・・・・・・・・クロック発生器１６
．１７・・・・・・・・・フリップフロップ１８・・・
・・・・・・リセットパルス回路１９・・・・・・・・
・トリガ線 ２０・・・・・・・・・信号状態線 代理人 弁理士 則 近 憲 佑 第 ２ 図
Claims (1)
- 複数個のディジタル装置と共通バスとを備え、共通バス
に各ディジタル装置が順次非同期的に接続され、接続さ
れた前記ディジタル装置が共通バスを専有してデータ転
送を行なうデータ伝送装置において、前記共通バスに接
続されたディジタル装置のどれもがデータ伝送を行なっ
ていないタイミングで前記共通バスの信号線の異常を検
出する検出手段と、この検出手段で異常が検出された場
合に前記ディジタル装置の全てを初期化する状態設定手
段と、前記ディジタル装置の初期化後、再び共通バスの
信号線の異常を前記検出手段により検出した時、前記デ
ィジタル装置の全てに対して初期化状態を保持させる保
持手段とを有するデータ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2325217A JPH04207242A (ja) | 1990-11-29 | 1990-11-29 | データ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2325217A JPH04207242A (ja) | 1990-11-29 | 1990-11-29 | データ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04207242A true JPH04207242A (ja) | 1992-07-29 |
Family
ID=18174335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2325217A Pending JPH04207242A (ja) | 1990-11-29 | 1990-11-29 | データ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04207242A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015115640A (ja) * | 2013-12-09 | 2015-06-22 | 株式会社デンソー | 通信制御方法 |
| JP2017175243A (ja) * | 2016-03-22 | 2017-09-28 | 富士ゼロックス株式会社 | 通信装置 |
-
1990
- 1990-11-29 JP JP2325217A patent/JPH04207242A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015115640A (ja) * | 2013-12-09 | 2015-06-22 | 株式会社デンソー | 通信制御方法 |
| JP2017175243A (ja) * | 2016-03-22 | 2017-09-28 | 富士ゼロックス株式会社 | 通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4190821A (en) | Self-healing loop communications system | |
| JP5337022B2 (ja) | フォールト・トレランス・コンピューティング・システムにおけるエラー・フィルタリング | |
| US5185693A (en) | Method and apparatus for providing backup process control | |
| US4684885A (en) | Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration | |
| JPH058442B2 (ja) | ||
| US6952404B2 (en) | Communication system and communication control method | |
| US5572620A (en) | Fault-tolerant voter system for output data from a plurality of non-synchronized redundant processors | |
| US6202108B1 (en) | Process and system for initializing a serial link between two integrated circuits comprising a parallel-serial port using two clocks with different frequencies | |
| JP3063334B2 (ja) | 高信頼度化情報処理装置 | |
| JPH0448013B2 (ja) | ||
| JPH04207242A (ja) | データ伝送装置 | |
| JPS6135739B2 (ja) | ||
| US6487679B1 (en) | Error recovery mechanism for a high-performance interconnect | |
| JP2827713B2 (ja) | 二重化装置 | |
| JPS6398242A (ja) | 直列データ交換装置 | |
| JPS6361337A (ja) | 自動リセツト方法 | |
| JPH0273451A (ja) | 制御装置 | |
| JPS5856140B2 (ja) | エラ−検出制御方式 | |
| JPH03232040A (ja) | データ処理装置 | |
| US5418794A (en) | Error determination scan tree apparatus and method | |
| JP3263932B2 (ja) | データ伝送装置 | |
| SU964648A1 (ru) | Устройство дл контрол магистралей электронных вычислительных машин | |
| JP3352607B2 (ja) | シリアルバス接続装置 | |
| JPS6019532B2 (ja) | エラー検出制御方式 | |
| JPS6213153Y2 (ja) |