JPH04207524A

JPH04207524A - クロック信号可変装置

Info

Publication number: JPH04207524A
Application number: JP2335609A
Authority: JP
Inventors: Hiroshi Nakane; 博中根
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-11-30
Filing date: 1990-11-30
Publication date: 1992-07-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、電子機器、例えばＣＤ（コンパクト・ディス
ク）　、ＤＡＴ　（デジタル・オーディオ・テープ）の
データ再生装置等に用いられ、クロック信号を可変にす
るためのクロック信号可変装置に関する。

（従来の技術）ＣＤプレーヤ等のデータ再生装置において、再生速度を
調整可能にする場合、つまりデータの出力レートを可変
にする場合、データの処理に係るクロック信号の周波数
を変化させる手法が用いられている。

第６図にそのための従来の装置を示す。すなわち、可変
対象となるクロック信号ＣＫＴは、電圧制御発振器（以
下ＶＣＯという）］］によって生成され、図示しないデ
ータ処理回路に圧力される。

ＶＣＯＩＩは位相比較器１２から出力される位相誤差信
号によって制御される。この位相誤差信号は、基準クロ
ック生成回路１３から出力される基準クロック信号ＣＫ
ＳＴと、クロック信号ＣＲＴをプログラム分周器１４に
よってＮ分周した分周クロック信号ＣＫＮとを位相比較
することによって生成される。この構成は一般的に言う
ところのＰＬＬ回路に相当する。このようなＰＬＬ回路
を構成することにより、ＶＣＯＩＩの周波数安定度の悪
さを、安定な基準クロック信号ＣＫＳＴに位相同期させ
ることにより補なっている。

ここで、プログラム分周器］４の分周比１／Ｎは、プリ
セットデータ出力回路１５からのプリセットデータによ
って設定される。このプリセットデータ出力回路１５と
しては、データ再生装置内のシステムコントローラ、例
えばマイクロコンビ二一夕か用いられる。

このような構成において、クロック信号ＣＫ　Ｔを変化
させる場合には、プログラム分周器］４の分周比１／Ｎ
を変えればよい。例えば、基準クロック信号ＣＫＳＴを
１００　ＫＨｚとし、プログラム分周器１４の分周比１
／ＮをＮ　−１００とする。この場合、プログラム分周
器１４から出力される分周クロック信号ＣＫＮは１００
　ＫＨｚであり、ＶＣＯ］１からクロック信号ＣＫＴは
１．ＯＭＨｚになるようにコントロールされる。そこで
、プリセットデータ出力回路１５により、プログラム分
周器１４の分周比１／ＮをＮ　−１０１とすれば、クロ
ック信号ＣＲＴはＬＯ，ＬＭＨｚとなり、また、Ｎ＝９
９とすればクロック信号ＣＫＴは９．９　ＭＨｚとなる
。このように、プログラム分周器１４の分周比１／Ｎを
変えることによりクロック信号ＣＫＴの周波数を変化さ
せることができる。

しかしなから、上記の従来装置の構成では、ＶＣｏｌｌ
のもつジッターはある程度ＰＬＬ回路によって抑圧され
るものの、それは位相比較器１２に入力される基準クロ
ック信号ＣＫＳＴの周波数までであって、それ以上の周
波数成分のジッターを吸収することはできない。また、
ＶＣＯＩＩかアナログ回路であるため、ディジタルＩＣ
化に適しておらず、小型化することも困難である。

（発明か解決しようとする課題）上述したように、従来のクロック信号可変装置では、Ｖ
ＣＯが存在するためにジッターを改善することかできず
、しかもディジタルＩＣ化や小型化にも適していないと
いう問題を有している。

そこで、本発明は上記事情を考慮してなされたもので、
ｖＣＯを用いずにクロック信号の周波数を可変すること
を可能にし、ジッターか少なく、しかもディジタルＩＣ
化や小型化に好適するクロック信号可変装置を提供する
ことを目的とする。

［発明の構成］（課題を解決するための手段）本発明のクロック信号可変装置は、基準クロック信号を
出力する基準クロック発生回路と、その出力信号線に設
けられたスイッチ回路と、スイッチ回路を導通したクロ
ック信号を分周する分周回路と、分周回路の出力に基づ
いてプリセットのタイミングか設定されると共に、基準
クロック信号に従ってカウント動作を行ない、可変的に
設定されるプリセットデータの値から予め設定された値
までカウントする期間、スイッチ回路を非導通状態とす
る制御信号を出力するカウンター回路と、プリセットデ
ータを出力するプリセットデータ出力回路とを備えたも
のである。

（作用）上記のような構成によれば、プリセットデータによって
定められる所定期間、カウンター回路からの制御信号か
スイッチ回路を非導通状態とするため、スイッチ回路で
基準クロック信号のパルスが所定数だけ抜き取られる。

この抜き取るパルス数によってスイッチ回路から出力さ
れるクロック信号の変化の度合が調整される。このよう
にして、ｖＣＯを用いずにクロック信号を変化させるた
め、ジッターを少なくでき、しかもディジタルＩＣ化や
小型化を容易にすることかできる。

また、基準クロック信号の抜き取りを分周回路の出力に
同期させているため、生成されたクロック信号に基づい
て処理されるデータの周波数（例えば音声信号のサンプ
リング周波数）に対応して分周回路の分周比を設定すれ
ば、クロック信号を可変にしてもデータに影響を与えず
に済む。

（実施例）以下、本発明の一実施例について図面を参照して説明す
る。

第１図において、クロック信号ＣＫＴは、基準クロック
発生回路２１から出力される基準クロック信号ＣＫＳＴ
を、スイッチ回路２２を通すことによって得られる。ス
イッチ回路２２は、基準クロック信号ＣＫＳＴの導通／
非導通をカウンター回路２３からの制御信号ＧＳによっ
てコントロールする。このスイッチ回路２２を通ること
により、クロック信号ＣＫＴは基準クロック信号ＣＫＳ
Ｔから所定数のパルスか抜き取られたものとなる。

カウンター回路２３は、後述するようなプリセットカウ
ンターを有しており、基準クロック信号ＣＫＳＴをカウ
ントクロックとして入力すると共に、分周回路２４から
出力される分周クロック信号ＣＫＮをプリセットのタイ
ミング信号として入力する。分周回路２４はクロック信
号ＣＫＴを所定の分周比１／Ｎで分周するものである。

また、カウンター回路２３のプリセット値は、プリセッ
トデータ出力回路（マイクロ・プロセッサ等）２５から
のプリセットデータＰＳＤによって設定される。

そこで、カウンター回路２３は、分周クロック信号ＣＫ
Ｎを入力するとプリセットし、スイッチ回路２２に対し
て基準クロック信号ＣＫＳＴを非導通状態とする制御信
号ＧＳを出力し、この状態をカウンター値が予め定めら
れた値に達するまで継続する。それ以後は再度プリセッ
トされるまで、スイッチ回路２２に対して基準クロック
信号ＣＫＳＴを導通状態とする制御信号ＧＳを出力する
。

また、分周回路２４の分周比１／Ｎは、クロック信号Ｃ
ＫＴを用いて処理されるデータの周波数に対応した値で
あり、例えば音声信号の処理に係るとすれば、音声信号
のサンプリング周波数に整数比例した値が選定される。

ここで、−例としてＣＤプレーヤの場合を説明する。Ｃ
Ｄプレーヤテ処理される音声信号のサンプリング周波数
は４４゜ＩＫＩ（ｚてあり、一般的に使用されているク
ロック信号ＣＲＴは１．６．９３４４　ＭＨｚである。

従って分周回路２４の分周比１／Ｎは、Ｎ−（１６，９３４４ＸＩＯ）　／　（４４，ｌＸ１０
３）　−３８４となり、これの整数倍にする。つまり、
Ｎ−３８４゜１９２．１２ｇ　、９６、・・・となる。

また、クロック信号ＣＫＴとして３３．８６８８　ＭＨ
ｚのものを使用するとすれば、Ｎ−７６８，３ｇ４．２
５Ｂ　、１９２　、・・・のいずれかを選択すればよい
。

次に、この実施例の具体的な構成について第２図を参照
して説明する。ここでは、ＣＤプレーヤに適用した場合
を想定して、分周回路２４の分周比１／Ｎをｌ／Ｂ４に
している。第２図において、端子３１には例えば水晶発
振器からなる基準クロック発生回路２１から出力される
基準クロック信号ＣＫＳＴが印加される。この基準クロ
ック信号ＣＫＳＴの周波数は１．６．９３４４　Ｍｔｌ
ｚである。一方、端子３２からは、クロック信号ＣＫＴ
が図示しないデータ処理回路に供給される。分周回路２
４を構成するカウンター３３は、クロック信号ＣＫＴを
１／３８４の周波数に分周して分周クロック信号ＣＫＮ
として出力する。また、スイッチ回路２２を構成するア
ンドゲート３４は、制御信号ＧＳによりディジタル的な
スイッチ動作を行なう。

カウンター回路２３は以下のように構成される。

分周クロック信号ＣＫＮがナントゲート３５の一方の入
力端と第１のフリップフロップ３６に入力される。第１
のフリップフロップ３６の出力が第２のフリップフロッ
プ３７に入力し、第２のフリップフロップ３７の出力か
ナントゲート３５の他方の入力端に入力する。そして、
ナントゲート３５からは分周クロック信号ＣＫＮの立上
り時に、負のパルスであるロード信号ＬＡＤが発生され
、アップカウンター３８に入力される。このアップカウ
ンター３８は、４ビツトのバイナリ−式のカウンターで
あり、プリセットデータを入力するため端子Ａ、ＢＳＣ
，Ｄと、プリセットするためのロード端子ＬＤと、カウ
ント動作の禁止をコントロールする信号ＧＳＮを入力す
るためのイネーブル端子Ｔと、カウント値が１５になる
とキャリーアウト信号ＣＯを出力する端子ＣＯとを有し
ている。そして、このアップカウンター３８は、基準ク
ロック信号ＣＫＳＴをクロック入力してカウント動作を
行なう。また、第３のフリップフロップ３９は、基準ク
ロック信号ＣＫＳＴをインバータ４０を介してクロック
入力し、キャリーアウト信号ＣＯを基準クロック信号Ｃ
ＫＳＴの立上りでラッチして出力する。第３のフリップ
フロップ３９はアンドゲート３４に制御信号ＧＳを出力
すると共に、逆磁性の信号ＧＳＮをカウント禁止信号と
してアップカウンター３８に出力する。また、第４のフ
リップフロップ４１は、プリセットデータ出力回路２５
に接続される端子ＤＡ、ＤＢ、ＤＣ１ＤＤからプリセッ
トデータＰＳＤを入力し、分周クロック信号ＣＫＮの立
上りでプリセットデータＰＳＤを端子ＱＡ、ＱＢ、ＱＣ
，ＱＤに保持すると共に、アップカウンター３８に出力
する。

次に、第２図に示した回路構成の動作タイミングを、第
３図乃至第５図を参照して説明する。第３図はプリセッ
トデータＰＳＤを１３に設定した場合のタイミングチャ
ートである。第３図において、今、アップカウンター３
８のカウント値か］５てあって、キャリーアウト信号Ｃ
ＯがｒＨＪ、第３のフリップフロップ３９の出力信号Ｇ
ＳＮかｒＬＪであり、アップカウンター３８のイネーブ
ル端子Ｔが「Ｌ」となってカウント動作か停止している
ものとする。この時、制御信号ＧＳはｒＨＪとなってお
り、基準クロック信号ＣＫＳＴはそのままクロック信号
ＣＫＴとして出力される。ここで、カウンター３３から
はクロック信号ＣＫＴのパルス１の立上りにより分周ク
ロック信号ＣＫＮかｒＨＪになって出力される。分周ク
ロック信号ＣＫＮがｒＨＪになると、ロート信号ＬＡＤ
はｒＬＪになり、第１及び第２のフリップフロップ３６
．３７の動作により、基準クロック信号ＣＫＳＴの立下
かりが２回来た時点でロード信号ＬＡＤがｒＨＪに戻る
。

アップカウンター３８は、ロード信号ＬＡＤがｒＬＪに
なると、基準クロック信号ＣＫＳＴの立下がりでプリセ
ットデータＰＳＤ（１３）が内部にプリセットされる。

従って、カウント値が１３となるためキャリーアウト信
号ＣＯはｒＬＪになる。すると、第３のフリップフロッ
プ３９では、信号ＧＳＮが基準クロック信号ＣＫＳＴの
立上がりでｒＬＪからｒＨＪに反転する。また制御信号
ＧＳはｒＨＪからｒＬＪに反転し、アンドゲート３４の
出力すなわちクロック信号ＣＫＴがｒＬＪに固定される
。

そこで、信号ＧＳＮがｒＨＪになると、アップカウンタ
ー３８はカウント動作を開始し、カウント値が１５にな
った時点でキャリーアウト信号がｒＨＪになる。すると
、信号ＧＳＮがｒＬＪに変わり、アップカウンター３８
のカウント動作はカウント値が１５のままで停止する。

また、制御信号ＧＳはｒＨＪになるため、基準クロック
信号ＣＫＳＴはアンドゲート３４をそのまま通ってクロ
ック信号ＣＲＴとなる。従って、第３図に示すように、
基準クロック信号ＣＫＳＴのパルス３．４を抜き取った
信号がクロック信号ＣＫＴとなる。

つまり、プリセットデータＰＳＤを１３にすると、クロ
ック信号ＣＫＴは、分周クロック信号ＣＫＮの１周期に
おいて、本来３８６個のパルスを出力すべきところを３
８４個のパルスしか出力しないことになる。

同様に、第４図と第５図にプリセットデータＰＳＤが１
４と１５の場合のタイミングチャートを示す。第３図乃
至第５図かられかるように、プリセットデータＰＳＤか
、ＰＳＤ−１３の場合には３８４／３８Ｂ　、Ｐ　Ｓ　
Ｄ　−１４の場合には３８４７３８５　、Ｐ　５Ｄ−１
５の場合には３８４／３８４の比率でクロック信号ＣＫ
Ｔを可変することができる。

このように１、この実施例によれば、ＶＣＯを使用せず
に、基準クロック信号ＣＫＳＴのパルスを抜き取ること
によってクロック信号ＣＫＴの周波数を可変にすること
ができる。したがって、ｖＣＯを使用しないため、周波
数安定度が極めて良く、ジッターの少ない回路構成とな
る。しかも、アナログ回路か存在しないためディジタル
ＩＣ化が容易であり、小型化にも適している。

また、基準クロック信号ＣＫＳＴのパルスを抜き取るタ
イミング、つまり分周回路２４の分周比１／Ｎを、音声
信号のサンプリング周波数に同期させているため、生成
されたクロック信号ＣＫＴを用いて処理を行なっても音
質を損なうことはない。

なお、本発明は上記実施例に限定されるものではなく、
この外その要旨を逸脱しない範囲で種々変形して実施す
ることかできる。

［発明の効果］以上詳述したように本発明によれば、ｖＣＯを用いずに
クロック信号の周波数を可変することかでき、ジッター
か少なく、しかもディジタルＩＣ化や小型化に好適する
クロック信号可変装置を提供することができる。

【図面の簡単な説明】

第】図は本発明に係るクロック信号可変装置の一実施例
を示すブロック構成図、第２図は同実施例の具体的な構
成を示す回路構成図、第３図乃至第５図は同実施例の動
作を説明するためのタイミングチャート、第６図は従来
のクロック信号可変装置を示すブロック図である。２１・・・基準クロック発生回路２２・・・スイッチ回路２３・・・カウンター回路２４・・・分周回路２５・・・プリセットデータ出力回路

Claims

【特許請求の範囲】

（１）基準クロック信号を発生する基準クロック発生回
路と、前記基準クロック信号が入力され、該基準クロック信号
の導通／非導通を行ない、導通した信号をクロック信号
として出力するスイッチ回路と、このスイッチ回路から
出力された前記クロック信号を所定の分周比で分周する
分周回路と、この分周回路の出力に基づいてプリセット
のタイミングが設定されると共に、前記基準クロック信
号に従ってカウント動作を行ない、可変的に設定される
プリセットデータの値から予め設定された値までカウン
トする期間、前記スイッチ回路に対し前記基準クロック
信号を非導通状態にする制御信号を出力するカウンター
回路と、このカウンター回路に前記プリセットデータを出力する
プリセットデータ出力回路とを備えたことを特徴とする
クロック信号可変装置。
（２）請求項１記載のクロック信号可変装置において、
前記分周回路の分周比を、前記クロック信号に従って処
理される音声信号のサンプリング周波数に対応して設定
したことを特徴とするクロック信号可変装置。