JPH10340544A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPH10340544A JPH10340544A JP9146684A JP14668497A JPH10340544A JP H10340544 A JPH10340544 A JP H10340544A JP 9146684 A JP9146684 A JP 9146684A JP 14668497 A JP14668497 A JP 14668497A JP H10340544 A JPH10340544 A JP H10340544A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- signal
- phase
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 キャプチャレンジを可及的に広くするととも
に位相同期時のクロックジッタを低減する。 【解決手段】 入力電圧に応じたクロック信号を出力す
るＶＣＯ１２と、この出力をｎ分周する分周手段１４
と、基準クロックと分周出力を比較し、周波数差に応じ
た信号を出力する周波数比較器２と、再生データ信号と
分周出力との位相を比較し、位相差に応じた信号を出力
する位相比較手段４1 と、周波数比較器の出力または位
相比較手段４１の出力を選択する選択手段６と、この選
択手段の出力に基づいて周波数差または位相差が零とな
るようにＶＣＯの入力電圧を制御する入力電圧制御手段
８1 、１０と、ＶＣＯの出力と分周出力とに基づいて分
周出力信号を遅延する遅延手段１６，１８と、遅延手段
の出力のレベルを検出する手段２０と、この出力に基づ
いてループゲインを変えるループゲイン変更手段４2 、
５、６ｃ、８2 と、を備える。
に位相同期時のクロックジッタを低減する。 【解決手段】 入力電圧に応じたクロック信号を出力す
るＶＣＯ１２と、この出力をｎ分周する分周手段１４
と、基準クロックと分周出力を比較し、周波数差に応じ
た信号を出力する周波数比較器２と、再生データ信号と
分周出力との位相を比較し、位相差に応じた信号を出力
する位相比較手段４1 と、周波数比較器の出力または位
相比較手段４１の出力を選択する選択手段６と、この選
択手段の出力に基づいて周波数差または位相差が零とな
るようにＶＣＯの入力電圧を制御する入力電圧制御手段
８1 、１０と、ＶＣＯの出力と分周出力とに基づいて分
周出力信号を遅延する遅延手段１６，１８と、遅延手段
の出力のレベルを検出する手段２０と、この出力に基づ
いてループゲインを変えるループゲイン変更手段４2 、
５、６ｃ、８2 と、を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、再生データ信号か
らクロックの抽出を行うＰＬＬ回路に関するもので、特
にＨＤＤ、光ディスク、ＤＡＴなどの情報記録装置に用
いられる。
らクロックの抽出を行うＰＬＬ回路に関するもので、特
にＨＤＤ、光ディスク、ＤＡＴなどの情報記録装置に用
いられる。
【０００２】
【従来の技術】一般に、ＨＤＤ（Hard Disk Driver）、
光ディスク、またはＤＡＴ（DigitalAudio Tape record
er)等の情報記録装置においては基本的にパルスがある
かないかで情報を記録する。したがって上記情報記録装
置の再生データ系列はこのデータ系列と同期したクロッ
クと、必ずしも同じ間隔でパルスが現れると限らない。
そこで上記情報記録装置に用いられるＰＬＬ回路は、再
生データにパルスが現れたときにのみクロックとの位相
比較を行う。
光ディスク、またはＤＡＴ（DigitalAudio Tape record
er)等の情報記録装置においては基本的にパルスがある
かないかで情報を記録する。したがって上記情報記録装
置の再生データ系列はこのデータ系列と同期したクロッ
クと、必ずしも同じ間隔でパルスが現れると限らない。
そこで上記情報記録装置に用いられるＰＬＬ回路は、再
生データにパルスが現れたときにのみクロックとの位相
比較を行う。
【０００３】このような従来のＰＬＬ回路の構成を図１
３に示す。このＰＬＬ回路は、周波数比較器２と、位相
比較器４と、セレクタ回路６と、チャージポンプ８と、
ループフィルタ１０と、電圧制御発振器（以下、ＶＣＯ
ともいう）１２と、インバータ１５とを備えている。
３に示す。このＰＬＬ回路は、周波数比較器２と、位相
比較器４と、セレクタ回路６と、チャージポンプ８と、
ループフィルタ１０と、電圧制御発振器（以下、ＶＣＯ
ともいう）１２と、インバータ１５とを備えている。
【０００４】周波数比較器２は再生データ信号がＰＬＬ
回路に送られてこないときに、基準クロックと、インバ
ータ１５によって反転されたＶＣＯ１２の出力との周波
数を比較し、周波数差に応じた信号を、セレクタ回路６
を介してチャージポンプ８に送出する。セレクタ回路６
は制御信号に基づいて開閉動作するスイッチ６ａ，６ｂ
を有している。スイッチ６ａは、再生データ信号がＰＬ
Ｌ回路に入力されないときにＯＮして周波数比較器２の
出力をチャージポンプ８に送出する。またスイッチ６ｂ
は再生データ信号がＰＬＬ回路に入力されたときにＯＮ
して位相比較器４の出力をチャージポンプ８に送出す
る。
回路に送られてこないときに、基準クロックと、インバ
ータ１５によって反転されたＶＣＯ１２の出力との周波
数を比較し、周波数差に応じた信号を、セレクタ回路６
を介してチャージポンプ８に送出する。セレクタ回路６
は制御信号に基づいて開閉動作するスイッチ６ａ，６ｂ
を有している。スイッチ６ａは、再生データ信号がＰＬ
Ｌ回路に入力されないときにＯＮして周波数比較器２の
出力をチャージポンプ８に送出する。またスイッチ６ｂ
は再生データ信号がＰＬＬ回路に入力されたときにＯＮ
して位相比較器４の出力をチャージポンプ８に送出す
る。
【０００５】位相比較器４はフリップフロップ４ａ，４
ｂおよびＡＮＤ回路４ｃ，４ｄ，４ｅを有し、再生デー
タ信号がＰＬＬ回路に入力されたときに、この再生デー
タ信号と、インバータ１５によって反転されたＶＣＯ１
２の出力との位相を比較し、位相差に応じた信号を、セ
レクタ回路６を介してチャージポンプ８に送出する。チ
ャージポンプ８はセレクタ回路６を介して送られてくる
周波数比較器２または位相比較器４の出力に基づいてル
ープフィルタ１０に電流を流し込むとともにループフィ
ルタ１０から電流を引き抜くように動作して、上記周波
数差または位相差が零となるようにＶＣＯ１２の入力電
圧を調整する。
ｂおよびＡＮＤ回路４ｃ，４ｄ，４ｅを有し、再生デー
タ信号がＰＬＬ回路に入力されたときに、この再生デー
タ信号と、インバータ１５によって反転されたＶＣＯ１
２の出力との位相を比較し、位相差に応じた信号を、セ
レクタ回路６を介してチャージポンプ８に送出する。チ
ャージポンプ８はセレクタ回路６を介して送られてくる
周波数比較器２または位相比較器４の出力に基づいてル
ープフィルタ１０に電流を流し込むとともにループフィ
ルタ１０から電流を引き抜くように動作して、上記周波
数差または位相差が零となるようにＶＣＯ１２の入力電
圧を調整する。
【０００６】ＶＣＯ１２は入力電圧に応じたパルスをク
ロック信号として出力し、上記周波数差または位相差が
零となるように制御する。
ロック信号として出力し、上記周波数差または位相差が
零となるように制御する。
【０００７】なお、位相比較器４のフリップフロップ４
ａは、Ｄ端子に常に「Ｈ」レベルの信号が印加され、ク
ロックとして再生データ信号が入力される。一方、フリ
ップフロップ４ｂは、Ｄ端子にフリップフロップ４ａの
Ｑ出力が入力され、インバータ１５によって反転された
ＶＣＯ１２の出力がクロックとして入力され、リセット
端子は常に「Ｌ」レベル信号が入力されている。ＡＮＤ
回路４ｃはフリップフロップ４ａのＱ出力とフリップフ
ロップ４ｂのＱ出力とに基づいて論理積演算を行い、演
算結果をフリップフロップ４ａにリセット信号として送
出する。ＡＮＤ回路４ｄはフリップフロップ４ａのＱ出
力と、フリップフロップ４ｂのＱバー出力とに基づいて
論理積演算を行い、演算結果をチャージ信号としてスイ
ッチ６ｂを介してチャージポンプ８に送出する。またＡ
ＮＤ回路４ｅはフリップフロップ４ｂのＱ出力とＶＣＯ
１２の出力とに基づいて論理積演算を行い、演算結果を
ディスチャージ信号としてスイッチ６ｂを介してチャー
ジポンプ８に送出する。
ａは、Ｄ端子に常に「Ｈ」レベルの信号が印加され、ク
ロックとして再生データ信号が入力される。一方、フリ
ップフロップ４ｂは、Ｄ端子にフリップフロップ４ａの
Ｑ出力が入力され、インバータ１５によって反転された
ＶＣＯ１２の出力がクロックとして入力され、リセット
端子は常に「Ｌ」レベル信号が入力されている。ＡＮＤ
回路４ｃはフリップフロップ４ａのＱ出力とフリップフ
ロップ４ｂのＱ出力とに基づいて論理積演算を行い、演
算結果をフリップフロップ４ａにリセット信号として送
出する。ＡＮＤ回路４ｄはフリップフロップ４ａのＱ出
力と、フリップフロップ４ｂのＱバー出力とに基づいて
論理積演算を行い、演算結果をチャージ信号としてスイ
ッチ６ｂを介してチャージポンプ８に送出する。またＡ
ＮＤ回路４ｅはフリップフロップ４ｂのＱ出力とＶＣＯ
１２の出力とに基づいて論理積演算を行い、演算結果を
ディスチャージ信号としてスイッチ６ｂを介してチャー
ジポンプ８に送出する。
【０００８】このように構成されたＰＬＬ回路の動作を
図１４および図１５を参照して説明する。今、図１４
（ａ）に示す再生データ信号が位相比較器４に入力され
ると、この再生データ信号のパルスの立ち上がりがフリ
ップフロップ４ａによって検出される。このパルスの立
ち上がり（時刻ｔ1 ）から図１４（ｂ）に示すＶＣＯ１
２の出力が立ち下がる（時刻ｔ2 ）までの間はＡＮＤ回
路４ｄから図１４（ｃ）に示すチャージパルスが出力さ
れる。そしてＶＣＯ１２の次の出力の立ち上がり（時刻
ｔ3 ）から立ち下がる（時刻ｔ4 ）までの間は、ＡＮＤ
回路４ｅから図１４（ｄ）に示すディスチャージパルス
が出力される。
図１４および図１５を参照して説明する。今、図１４
（ａ）に示す再生データ信号が位相比較器４に入力され
ると、この再生データ信号のパルスの立ち上がりがフリ
ップフロップ４ａによって検出される。このパルスの立
ち上がり（時刻ｔ1 ）から図１４（ｂ）に示すＶＣＯ１
２の出力が立ち下がる（時刻ｔ2 ）までの間はＡＮＤ回
路４ｄから図１４（ｃ）に示すチャージパルスが出力さ
れる。そしてＶＣＯ１２の次の出力の立ち上がり（時刻
ｔ3 ）から立ち下がる（時刻ｔ4 ）までの間は、ＡＮＤ
回路４ｅから図１４（ｄ）に示すディスチャージパルス
が出力される。
【０００９】チャージパルスをチャージポンプ８が受信
すると、このチャージパルスが「Ｈ」レベルの間はチャ
ージポンプ８からループフィルタ１０に定電流が流し込
まれる。またディスチャージパルスを受信した場合に
は、ディスチャージパルスが「Ｈ」レベルの間はループ
フィルタ１０からチャージポンプ８に定電流が引き抜か
れる。これにより、一連のチャージ、ディスチャージ動
作によって、チャージポンプ８からループフィルタ１０
に流れる電流は再生データ信号とＶＣＯ１２の出力パル
スの位相差に比例し、上記位相差が零となるようにＶＣ
Ｏ１２の入力電圧が制御される。
すると、このチャージパルスが「Ｈ」レベルの間はチャ
ージポンプ８からループフィルタ１０に定電流が流し込
まれる。またディスチャージパルスを受信した場合に
は、ディスチャージパルスが「Ｈ」レベルの間はループ
フィルタ１０からチャージポンプ８に定電流が引き抜か
れる。これにより、一連のチャージ、ディスチャージ動
作によって、チャージポンプ８からループフィルタ１０
に流れる電流は再生データ信号とＶＣＯ１２の出力パル
スの位相差に比例し、上記位相差が零となるようにＶＣ
Ｏ１２の入力電圧が制御される。
【００１０】このＰＬＬ回路のＶＣＯ１２の出力（図１
５（ａ）参照）に対する位相比較特性を図１５（ｂ）に
示す。図１５（ｂ）の縦軸はチャージパルスとディスチ
ャージパルスのパルス幅の差に比例した量、すなわちＰ
ＬＬ回路のループゲインを示している。
５（ａ）参照）に対する位相比較特性を図１５（ｂ）に
示す。図１５（ｂ）の縦軸はチャージパルスとディスチ
ャージパルスのパルス幅の差に比例した量、すなわちＰ
ＬＬ回路のループゲインを示している。
【００１１】
【発明が解決しようとする課題】このようなＰＬＬ回路
ではデータに同期するＶＣＯ１２の発振周波数は多数存
在する。すなわち目的の周波数に引き込むことができる
ＶＣＯ１２の発振周波数は有限の周波数範囲に限られ
る。これをキャプチャレンジという。キャプチャレンジ
が有限であるため、このようなＰＬＬ回路では位相比較
器４の他に周波数比較器２を有し、再生データが入力さ
れていないときにはＶＣＯ１２の発振周波数を基準クロ
ックに同期させ、常にＶＣＯ１２の発振周波数をキャプ
チャレンジ内に保持する。
ではデータに同期するＶＣＯ１２の発振周波数は多数存
在する。すなわち目的の周波数に引き込むことができる
ＶＣＯ１２の発振周波数は有限の周波数範囲に限られ
る。これをキャプチャレンジという。キャプチャレンジ
が有限であるため、このようなＰＬＬ回路では位相比較
器４の他に周波数比較器２を有し、再生データが入力さ
れていないときにはＶＣＯ１２の発振周波数を基準クロ
ックに同期させ、常にＶＣＯ１２の発振周波数をキャプ
チャレンジ内に保持する。
【００１２】基準クロックの周波数は、記録時のデータ
のクロック周波数と同じにする。したがって基準クロッ
クの周波数と再生データのクロック周波数は、通常ほぼ
一致している。ところが、モータの回転変動などの要因
によって基準クロックの周波数と再生データのクロック
周波数にずれが生じる場合がある。このためＰＬＬ回路
のキャプチャレンジはこのずれを許容できる程度に広く
なくてはならない。
のクロック周波数と同じにする。したがって基準クロッ
クの周波数と再生データのクロック周波数は、通常ほぼ
一致している。ところが、モータの回転変動などの要因
によって基準クロックの周波数と再生データのクロック
周波数にずれが生じる場合がある。このためＰＬＬ回路
のキャプチャレンジはこのずれを許容できる程度に広く
なくてはならない。
【００１３】このようなＰＬＬ回路ではキャプチャレン
ジはループゲインに比例する。すなわちチャージポンプ
の電流を増やす、あるいはＶＣＯ１２のゲイン（周波数
の変化Δｆと電圧の変化ΔＶの比Δｆ／ΔＶ）を上げれ
ばＰＬＬ回路のキャプチャレンジを広げることができ
る。ところが、ループゲインを上げると、位相が同期し
た状態の時に一連のチャージ・ディスチャージ動作での
ＶＣＯ１２の周波数変動が大きくなり、クロックジッタ
が増大する。すなわち、キャプチャレンジを広げるため
にループゲインを上げるとクロックジッタが増大してし
まうという問題があった。
ジはループゲインに比例する。すなわちチャージポンプ
の電流を増やす、あるいはＶＣＯ１２のゲイン（周波数
の変化Δｆと電圧の変化ΔＶの比Δｆ／ΔＶ）を上げれ
ばＰＬＬ回路のキャプチャレンジを広げることができ
る。ところが、ループゲインを上げると、位相が同期し
た状態の時に一連のチャージ・ディスチャージ動作での
ＶＣＯ１２の周波数変動が大きくなり、クロックジッタ
が増大する。すなわち、キャプチャレンジを広げるため
にループゲインを上げるとクロックジッタが増大してし
まうという問題があった。
【００１４】本発明は上記事情を考慮してなされたもの
であって、キャプチャレンジを可及的に広くすることが
できるとともに位相同期時のクロックジッタを低減する
ことのできるＰＬＬ回路を提供することを目的とする。
であって、キャプチャレンジを可及的に広くすることが
できるとともに位相同期時のクロックジッタを低減する
ことのできるＰＬＬ回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明によるＰＬＬ回路
は、入力電圧に応じたクロック信号を出力する電圧制御
発振手段と、前記電圧制御発振手段の出力をｎ分周する
分周手段と、基準クロックの周波数と前記分周手段の出
力の周波数とを比較し、周波数差に応じた信号を出力す
る周波数比較手段と、再生データ信号と前記分周手段の
出力との位相を比較し、位相差に応じた信号を出力する
第１の位相比較手段と、制御信号に基づいて前記周波数
比較手段の出力信号または前記第１の位相比較手段の出
力信号を選択する選択手段と、この選択手段の出力に基
づいて前記周波数差または前記位相差が零となるように
前記電圧制御発振手段の入力電圧を制御する入力電圧制
御手段と、前記電圧制御発振手段の出力と前記分周手段
の出力とに基づいて前記分周手段の出力から所定のクロ
ック遅れた信号を出力する遅延手段と、前記再生データ
信号の基準時となる立ち上がり時または立ち下がり時に
前記遅延手段の出力のレベルを検出するレベル検出手段
と、このレベル検出手段の出力に基づいてループゲイン
を変えるループゲイン変更手段と、を備えていることを
特徴とする。また、前記分周手段は前記電圧制御発振手
段の出力を２分周し、前記遅延手段は前記分周手段の出
力から１／４クロック遅れた信号を出力し、前記ループ
ゲイン変更手段は、前記再生データ信号と前記分周手段
の出力との位相差が−９０度から９０度の範囲にあると
きはループゲインは変更せず、それ以外の範囲にあると
きにはループゲインを増大させるように動作しても良
い。
は、入力電圧に応じたクロック信号を出力する電圧制御
発振手段と、前記電圧制御発振手段の出力をｎ分周する
分周手段と、基準クロックの周波数と前記分周手段の出
力の周波数とを比較し、周波数差に応じた信号を出力す
る周波数比較手段と、再生データ信号と前記分周手段の
出力との位相を比較し、位相差に応じた信号を出力する
第１の位相比較手段と、制御信号に基づいて前記周波数
比較手段の出力信号または前記第１の位相比較手段の出
力信号を選択する選択手段と、この選択手段の出力に基
づいて前記周波数差または前記位相差が零となるように
前記電圧制御発振手段の入力電圧を制御する入力電圧制
御手段と、前記電圧制御発振手段の出力と前記分周手段
の出力とに基づいて前記分周手段の出力から所定のクロ
ック遅れた信号を出力する遅延手段と、前記再生データ
信号の基準時となる立ち上がり時または立ち下がり時に
前記遅延手段の出力のレベルを検出するレベル検出手段
と、このレベル検出手段の出力に基づいてループゲイン
を変えるループゲイン変更手段と、を備えていることを
特徴とする。また、前記分周手段は前記電圧制御発振手
段の出力を２分周し、前記遅延手段は前記分周手段の出
力から１／４クロック遅れた信号を出力し、前記ループ
ゲイン変更手段は、前記再生データ信号と前記分周手段
の出力との位相差が−９０度から９０度の範囲にあると
きはループゲインは変更せず、それ以外の範囲にあると
きにはループゲインを増大させるように動作しても良
い。
【００１６】また、前記入力電圧制御手段は前記電圧制
御発振手段の入力端に接続されたループフィルタと、前
記選択手段の出力に基づいて前記ループフィルタに電流
を流し込んだり、前記ループフィルタから電流を引き抜
くことにより前記電圧制御発振手段の入力端に印加され
る前記入力電圧を制御する第１のチャージポンプとを備
えているように構成しても良い。
御発振手段の入力端に接続されたループフィルタと、前
記選択手段の出力に基づいて前記ループフィルタに電流
を流し込んだり、前記ループフィルタから電流を引き抜
くことにより前記電圧制御発振手段の入力端に印加され
る前記入力電圧を制御する第１のチャージポンプとを備
えているように構成しても良い。
【００１７】また、前記第１のチャージポンプは可変電
流型であり、前記ループゲイン変更手段はレベル検出手
段の出力に基づいて前記第１のチャージポンプの電流を
制御するように構成しても良い。
流型であり、前記ループゲイン変更手段はレベル検出手
段の出力に基づいて前記第１のチャージポンプの電流を
制御するように構成しても良い。
【００１８】また、前記ループゲイン変更手段は、前記
再生データ信号と、前記電圧制御発振手段の出力である
クロック信号を反転した信号との位相を比較し、これら
の信号の位相差に応じた信号を出力する第２の位相比較
手段と、この第２の位相比較手段の出力と前記レベル検
出手段の出力との論理積演算を行う論理回路と、前記選
択回路が前記第１の位相比較手段の出力信号を選択して
いるときのみオンし、前記論理回路の出力を通過させる
スイッチ手段と、前記スイッチ手段を介して得られる論
理回路の出力に基づいて、前記ループフィルタに電流を
流し込んだり、前記ループフィルタから電流を引き抜く
ことにより前記電圧制御発振手段に印加される前記入力
電圧を制御する第２のチャージポンプと、を備えている
ように構成しても良い。
再生データ信号と、前記電圧制御発振手段の出力である
クロック信号を反転した信号との位相を比較し、これら
の信号の位相差に応じた信号を出力する第２の位相比較
手段と、この第２の位相比較手段の出力と前記レベル検
出手段の出力との論理積演算を行う論理回路と、前記選
択回路が前記第１の位相比較手段の出力信号を選択して
いるときのみオンし、前記論理回路の出力を通過させる
スイッチ手段と、前記スイッチ手段を介して得られる論
理回路の出力に基づいて、前記ループフィルタに電流を
流し込んだり、前記ループフィルタから電流を引き抜く
ことにより前記電圧制御発振手段に印加される前記入力
電圧を制御する第２のチャージポンプと、を備えている
ように構成しても良い。
【００１９】また、前記遅延手段は、前記電圧制御発振
手段の出力を反転するインバータと、このインバータの
出力がクロック信号とし入力され、前記分周手段の出力
がＤ端子に入力されるＤ型フリップフロップと、を備え
ていても良い。
手段の出力を反転するインバータと、このインバータの
出力がクロック信号とし入力され、前記分周手段の出力
がＤ端子に入力されるＤ型フリップフロップと、を備え
ていても良い。
【００２０】また、前記遅延手段は排他的論理和回路で
あっても良い。
あっても良い。
【００２１】また、前記レベル検出手段は、前記電圧制
御発振手段の出力信号を反転した信号がクロックとして
入力され、前記遅延手段の出力がＤ端子に入力されるＤ
型フリップフロップを備えていても良い。
御発振手段の出力信号を反転した信号がクロックとして
入力され、前記遅延手段の出力がＤ端子に入力されるＤ
型フリップフロップを備えていても良い。
【００２２】
【発明の実施の形態】本発明によるＰＬＬ回路の第１の
実施の形態の構成を図１に示す。この実施の形態のＰＬ
Ｌ回路は、周波数比較器２と、位相比較器４1 ，４
2 と、論理回路５と、セレクタ回路６と、チャージポン
プ８1 ，８2 と、ループフィルタ１０と、電圧制御発振
器（以下、ＶＣＯともいう）１２と、分周器１４と、イ
ンバータ１５，１６と、フリップフロップ１８，２０と
を備えている。
実施の形態の構成を図１に示す。この実施の形態のＰＬ
Ｌ回路は、周波数比較器２と、位相比較器４1 ，４
2 と、論理回路５と、セレクタ回路６と、チャージポン
プ８1 ，８2 と、ループフィルタ１０と、電圧制御発振
器（以下、ＶＣＯともいう）１２と、分周器１４と、イ
ンバータ１５，１６と、フリップフロップ１８，２０と
を備えている。
【００２３】周波数比較器２は、再生データ信号がＰＬ
Ｌ回路に送られてこないときに基準クロックと、インバ
ータ１５によって反転された分周器の出力との周波数を
比較し、周波数差に応じた信号をセレクタ回路６のスイ
ッチ６ａを介してチャージポンプ８1 に送出する。なお
分周器１４はＶＣＯ１２の出力を２分周するように動作
し、この分周器１４の出力が外部に出力されるクロック
出力となる。
Ｌ回路に送られてこないときに基準クロックと、インバ
ータ１５によって反転された分周器の出力との周波数を
比較し、周波数差に応じた信号をセレクタ回路６のスイ
ッチ６ａを介してチャージポンプ８1 に送出する。なお
分周器１４はＶＣＯ１２の出力を２分周するように動作
し、この分周器１４の出力が外部に出力されるクロック
出力となる。
【００２４】位相比較器４1 は、図１３に示す従来のＰ
ＬＬ回路の位相比較器４と同様にフリップフロップ４
ａ，４ｂと、ＡＮＤ回路４ｃ，４ｄ，４ｅとを備えてい
る。そして再生データ信号と、インバータ１５を介して
反転された分周器１４の出力との位相比較を行い、位相
差に応じた信号をセレクタ回路６のスイッチ６ｂを介し
てチャージポンプ８1 に送出する。
ＬＬ回路の位相比較器４と同様にフリップフロップ４
ａ，４ｂと、ＡＮＤ回路４ｃ，４ｄ，４ｅとを備えてい
る。そして再生データ信号と、インバータ１５を介して
反転された分周器１４の出力との位相比較を行い、位相
差に応じた信号をセレクタ回路６のスイッチ６ｂを介し
てチャージポンプ８1 に送出する。
【００２５】位相比較器４2 は、再生データ信号と、Ｖ
ＣＯ１２の出力を反転させた信号との位相比較を行うも
ので図１３に示す従来のＰＬＬ回路の位相比較器４と同
様にフリップフロップ４ａ，４ｂと、ＡＮＤ回路４ｃ，
４ｄ，４ｅとを備えている。論理回路５はＡＮＤ回路５
ａ，５ｂを有している。この位相比較器４2 のフリップ
フロップ４ｂのクロックとしてＶＣＯ１２の出力が入力
され、ＡＮＤ回路４ｅの一方の入力としてＶＣＯ１２の
出力をインバータ１６によって反転した信号が用いられ
る。
ＣＯ１２の出力を反転させた信号との位相比較を行うも
ので図１３に示す従来のＰＬＬ回路の位相比較器４と同
様にフリップフロップ４ａ，４ｂと、ＡＮＤ回路４ｃ，
４ｄ，４ｅとを備えている。論理回路５はＡＮＤ回路５
ａ，５ｂを有している。この位相比較器４2 のフリップ
フロップ４ｂのクロックとしてＶＣＯ１２の出力が入力
され、ＡＮＤ回路４ｅの一方の入力としてＶＣＯ１２の
出力をインバータ１６によって反転した信号が用いられ
る。
【００２６】論理回路５はＡＮＤ回路５ａ，５ｂを備え
ている。ＡＮＤ回路５ａは、ＡＮＤ回路４ｄの出力と、
フリップフロップ２０との出力に基づいて論理積演算を
行い、この演算結果をチャージ信号としてセレクタ回路
６のスイッチ６ｃを介してチャージポンプ８2 に送出す
る。またＡＮＤ回路５ａは、ＡＮＤ回路４ｅの出力と、
フリップフロップ２０との出力に基づいて論理積演算を
行い、この演算結果をディスチャージ信号としてセレク
タ回路６のスイッチ６ｃを介してチャージポンプ８2 に
送出する。
ている。ＡＮＤ回路５ａは、ＡＮＤ回路４ｄの出力と、
フリップフロップ２０との出力に基づいて論理積演算を
行い、この演算結果をチャージ信号としてセレクタ回路
６のスイッチ６ｃを介してチャージポンプ８2 に送出す
る。またＡＮＤ回路５ａは、ＡＮＤ回路４ｅの出力と、
フリップフロップ２０との出力に基づいて論理積演算を
行い、この演算結果をディスチャージ信号としてセレク
タ回路６のスイッチ６ｃを介してチャージポンプ８2 に
送出する。
【００２７】チャージポンプ８1 は、図１３に示す従来
のＰＬＬ回路のチャージポンプと同一の動作を行う。ま
たチャージポンプ８2 はセレクタ回路６のスイッチ６ｃ
を介した送られてくる論理回路５の出力に基づいて、ル
ープフィルタ１０に電流を流し込むとともにループフィ
ルタ１０から電流を引き抜くように動作する。
のＰＬＬ回路のチャージポンプと同一の動作を行う。ま
たチャージポンプ８2 はセレクタ回路６のスイッチ６ｃ
を介した送られてくる論理回路５の出力に基づいて、ル
ープフィルタ１０に電流を流し込むとともにループフィ
ルタ１０から電流を引き抜くように動作する。
【００２８】フリップフロップ１８はＶＣＯ１２の出力
をインバータ１６によって反転した信号をクロックとし
て用い、分周器１４の出力をＤ端子の入力としている。
したがって、このフリップフロップ１８からは分周器１
４から１／４クロックすなわち９０度位相が遅れた信号
が出力されることになる。
をインバータ１６によって反転した信号をクロックとし
て用い、分周器１４の出力をＤ端子の入力としている。
したがって、このフリップフロップ１８からは分周器１
４から１／４クロックすなわち９０度位相が遅れた信号
が出力されることになる。
【００２９】フリップフロップ２０は、再生データ信号
をクロックとして用い、フリップフロップ１８の出力を
Ｄ端子入力としている。したがってこのフリップフロッ
プ２０は再生データ信号とクロック出力との位相差が−
９０度〜９０度の範囲にあるかどうかを検出する。すな
わちこのフリップフロップ２０は再生データ信号の基準
時（再生信号の立ち上がり時または立ち下がり時（本実
施の形態では立ち上がり時））にフリップフロップ１８
の出力のレベルを検出していることになる。
をクロックとして用い、フリップフロップ１８の出力を
Ｄ端子入力としている。したがってこのフリップフロッ
プ２０は再生データ信号とクロック出力との位相差が−
９０度〜９０度の範囲にあるかどうかを検出する。すな
わちこのフリップフロップ２０は再生データ信号の基準
時（再生信号の立ち上がり時または立ち下がり時（本実
施の形態では立ち上がり時））にフリップフロップ１８
の出力のレベルを検出していることになる。
【００３０】次にこの第１の実施の形態の作用を図２を
参照して説明する。この実施の形態のＰＬＬ回路の位相
比較器４1 は、再生データ信号と分周器１４の出力（図
２（ａ）参照）との位相比較を行うものであるから、そ
の位相比較特性は図２（ｂ）に示す特性グラフとなる。
なおこの特性グラフは図１５に示す従来の特性グラフか
ら容易に類推できる。
参照して説明する。この実施の形態のＰＬＬ回路の位相
比較器４1 は、再生データ信号と分周器１４の出力（図
２（ａ）参照）との位相比較を行うものであるから、そ
の位相比較特性は図２（ｂ）に示す特性グラフとなる。
なおこの特性グラフは図１５に示す従来の特性グラフか
ら容易に類推できる。
【００３１】また、位相比較器４2 は再生データ信号
と、ＶＣＯ１２の出力を反転した信号（図２（ｃ）参
照）との位相比較をするものであるから、その位相比較
特性は図２（ｄ）に示す特性グラフとなる。
と、ＶＣＯ１２の出力を反転した信号（図２（ｃ）参
照）との位相比較をするものであるから、その位相比較
特性は図２（ｄ）に示す特性グラフとなる。
【００３２】一方、フリップフロップ１８の出力（図２
（ｅ）参照）はクロック出力信号（図２（ａ）参照）を
１／４クロック遅らしたものである。したがってこのフ
リップフロップ１８の出力は、クロック出力信号の立ち
上がりとの位相差が−９０度〜９０度の範囲では「Ｌ」
レベル、−１８０度〜−９０度の範囲かまたは９０度〜
１８０度の範囲では「Ｈ」レベルとなっている。そして
このフリップフロップ１８の出力がフリップフロップ２
０のＤ端子に入力され、再生データ信号がフリップフロ
ップ２０のクロック信号として用いられているから、再
生データ信号の立ち上がり時にフリップフロップ１８の
出力が「Ｌ」レベルの場合はフリップフロップ２０の出
力は「Ｌ」となり、論理回路５の動作は停止する。すな
わち、論理回路５が動作するときは、再生データ信号の
立ち上がり時にフリップフロップ１８の出力が「Ｈ」レ
ベルの場合のみとなる。
（ｅ）参照）はクロック出力信号（図２（ａ）参照）を
１／４クロック遅らしたものである。したがってこのフ
リップフロップ１８の出力は、クロック出力信号の立ち
上がりとの位相差が−９０度〜９０度の範囲では「Ｌ」
レベル、−１８０度〜−９０度の範囲かまたは９０度〜
１８０度の範囲では「Ｈ」レベルとなっている。そして
このフリップフロップ１８の出力がフリップフロップ２
０のＤ端子に入力され、再生データ信号がフリップフロ
ップ２０のクロック信号として用いられているから、再
生データ信号の立ち上がり時にフリップフロップ１８の
出力が「Ｌ」レベルの場合はフリップフロップ２０の出
力は「Ｌ」となり、論理回路５の動作は停止する。すな
わち、論理回路５が動作するときは、再生データ信号の
立ち上がり時にフリップフロップ１８の出力が「Ｈ」レ
ベルの場合のみとなる。
【００３３】これにより、位相比較器４2 と論理回路５
とからなる回路の位相比較特性は、図２（ｆ）に示すよ
うになる。すなわち、この位相比較特性は、図２（ｄ）
に示す特性グラフにおいて、クロック出力信号の立ち上
がりとの位相差が−９０度〜９０度の範囲で零としたも
のとなる。
とからなる回路の位相比較特性は、図２（ｆ）に示すよ
うになる。すなわち、この位相比較特性は、図２（ｄ）
に示す特性グラフにおいて、クロック出力信号の立ち上
がりとの位相差が−９０度〜９０度の範囲で零としたも
のとなる。
【００３４】したがってこの第１の実施の形態のＰＬＬ
回路の位相比較特性は、図２（ｂ）に示す位相比較特性
と図２（ｆ）に示す位相比較特性を重畳したものとなる
（図２（ｇ）参照）。
回路の位相比較特性は、図２（ｂ）に示す位相比較特性
と図２（ｆ）に示す位相比較特性を重畳したものとなる
（図２（ｇ）参照）。
【００３５】以上説明したように、本実施の形態のＰＬ
Ｌ回路においては、ループゲインは位相差が±９０度未
満のときにはチャージポンプ８1 の電流値で決まるゲイ
ンとなり、位相差が±９０度以上のときには、チャージ
ポンプ８1 とチャージポンプ８2 の電流値の和で決まる
ゲインとなる。したがって、ＶＣＯ１２が目的の周波数
で発振し、位相が同期しているときには、位相差はほぼ
零に等しくなり、クロックジッタはチャージポンプ８1
の電流値で決まる。一方、ＶＣＯ１２の発振周波数が目
的の周波数とずれているときには、位相差は徐々に変化
し、必ず±９０度以上になる。このため位相比較器４2
によるループゲイン増加の効果によりキャプチャレンジ
は広くなる。
Ｌ回路においては、ループゲインは位相差が±９０度未
満のときにはチャージポンプ８1 の電流値で決まるゲイ
ンとなり、位相差が±９０度以上のときには、チャージ
ポンプ８1 とチャージポンプ８2 の電流値の和で決まる
ゲインとなる。したがって、ＶＣＯ１２が目的の周波数
で発振し、位相が同期しているときには、位相差はほぼ
零に等しくなり、クロックジッタはチャージポンプ８1
の電流値で決まる。一方、ＶＣＯ１２の発振周波数が目
的の周波数とずれているときには、位相差は徐々に変化
し、必ず±９０度以上になる。このため位相比較器４2
によるループゲイン増加の効果によりキャプチャレンジ
は広くなる。
【００３６】これにより、キャプチャレンジを可及的に
広くすることができるとともに、位相同期時のクロック
ジッタを低減することができる。
広くすることができるとともに、位相同期時のクロック
ジッタを低減することができる。
【００３７】なおこの第１の実施の形態においては、位
相比較特性４2 、論理回路５、スイッチ６ｃ、およびチ
ャージポンプ８2 からなる回路はＰＬＬ回路のループゲ
インを変更するように動作していることになる。
相比較特性４2 、論理回路５、スイッチ６ｃ、およびチ
ャージポンプ８2 からなる回路はＰＬＬ回路のループゲ
インを変更するように動作していることになる。
【００３８】次に本発明によるＰＬＬ回路の第２の実施
の形態の構成を図３に示す。この第２の実施の形態のＰ
ＬＬ回路は、図１に示す第１の実施の形態のＰＬＬ回路
において、フリップフロップ１８の代わりに、排他時論
理和回路１９を設けたものである。
の形態の構成を図３に示す。この第２の実施の形態のＰ
ＬＬ回路は、図１に示す第１の実施の形態のＰＬＬ回路
において、フリップフロップ１８の代わりに、排他時論
理和回路１９を設けたものである。
【００３９】排他的論理和回路１９は、ＶＣＯ１２の出
力と分周器１４の出力とに基づいて排他的論理和演算を
行い、この演算結果をフリップフロップ２０のＤ端子に
送出する。したがってこの排他的論理和回路１９の出力
は、第１の実施の形態のフリップフロップ１８の出力と
同様にクロック出力から１／４クロック遅れたものとな
る。
力と分周器１４の出力とに基づいて排他的論理和演算を
行い、この演算結果をフリップフロップ２０のＤ端子に
送出する。したがってこの排他的論理和回路１９の出力
は、第１の実施の形態のフリップフロップ１８の出力と
同様にクロック出力から１／４クロック遅れたものとな
る。
【００４０】これによりこの第２の実施の形態も第１の
実施の形態と同様の効果を奏することは云うまでもな
い。
実施の形態と同様の効果を奏することは云うまでもな
い。
【００４１】次に本発明によるＰＬＬ回路の第３の実施
の形態の構成を図４に示す。この第３の実施の形態のＰ
ＬＬ回路は、図１に示す第１の実施の形態において、位
相比較回路４2 、論理回路５、およびチャージポンプ８
2 を削除するとともに、チャージポンプ８1 を、チャー
ジポンプ９に置換えたものである。
の形態の構成を図４に示す。この第３の実施の形態のＰ
ＬＬ回路は、図１に示す第１の実施の形態において、位
相比較回路４2 、論理回路５、およびチャージポンプ８
2 を削除するとともに、チャージポンプ８1 を、チャー
ジポンプ９に置換えたものである。
【００４２】このチャージポンプ９はフリップフロップ
２０のＱ出力に基づいて電流量を変えることが可能であ
り、特に再生データ信号とクロック出力（分周器１４の
出力）との位相差が−９０度以下かまたは９０度以上の
場合に電流量を増やすように動作する。
２０のＱ出力に基づいて電流量を変えることが可能であ
り、特に再生データ信号とクロック出力（分周器１４の
出力）との位相差が−９０度以下かまたは９０度以上の
場合に電流量を増やすように動作する。
【００４３】次にこの第３の実施の形態の作用を図５を
参照して説明する。位相比較器４は再生データ信号とク
ロック出力（図５（ａ）参照）との位相差を比較するも
のであるから、この位相比較器４の位相比較特性は図５
（ｂ）に示すグラフとなる。そしてフリップフロップ１
８の出力は図５（ｃ）に示すようにクロック出力を１／
４クロック遅らせたものである。このフリップフロップ
１８のＱ出力と再生データ信号とに基づいて、再生デー
タ信号とクロック出力との位相差が−９０度〜９０度の
範囲にあるかどうかがフリップフロップ２０によって判
定される。そして上記位相差が上記範囲外にあるときに
はフリップフロップ２０からチャージポンプ９に信号が
送られてチャージポンプの電流量が増えるように動作す
る。また上記位相差が上記範囲内にあるときはフリップ
フロップ２０からチャージポンプ９には信号は送られ
ず、チャージポンプは位相比較器４の出力に基づいて動
作する。
参照して説明する。位相比較器４は再生データ信号とク
ロック出力（図５（ａ）参照）との位相差を比較するも
のであるから、この位相比較器４の位相比較特性は図５
（ｂ）に示すグラフとなる。そしてフリップフロップ１
８の出力は図５（ｃ）に示すようにクロック出力を１／
４クロック遅らせたものである。このフリップフロップ
１８のＱ出力と再生データ信号とに基づいて、再生デー
タ信号とクロック出力との位相差が−９０度〜９０度の
範囲にあるかどうかがフリップフロップ２０によって判
定される。そして上記位相差が上記範囲外にあるときに
はフリップフロップ２０からチャージポンプ９に信号が
送られてチャージポンプの電流量が増えるように動作す
る。また上記位相差が上記範囲内にあるときはフリップ
フロップ２０からチャージポンプ９には信号は送られ
ず、チャージポンプは位相比較器４の出力に基づいて動
作する。
【００４４】したがってこの第３の実施の形態のＰＬＬ
回路のループゲイン特性（位相差比較特性）は図５
（ｄ）に示すような非線形な特性となる。
回路のループゲイン特性（位相差比較特性）は図５
（ｄ）に示すような非線形な特性となる。
【００４５】すなわち再生データ信号とクロック出力と
の位相差が−９０度から＋９０度の範囲内にあるときは
線形な特性であり、上記範囲外にあるときループゲイン
が増大するような特性となっている。
の位相差が−９０度から＋９０度の範囲内にあるときは
線形な特性であり、上記範囲外にあるときループゲイン
が増大するような特性となっている。
【００４６】これによりこの第３の実施の形態のＰＬＬ
回路も第１の実施の形態と同様に、キャプチャレンジを
広くすることができるとともに位相同期時のクロックジ
ッタを低減することができる。
回路も第１の実施の形態と同様に、キャプチャレンジを
広くすることができるとともに位相同期時のクロックジ
ッタを低減することができる。
【００４７】次に本発明によるＰＬＬ回路の第４の実施
の形態の構成を図６に示す。この第４の実施の形態のＰ
ＬＬ回路は、図４に示す第３の実施の形態のＰＬＬ回路
において、インバータ１６およびフリップフロップ１８
の代わりに排他的論理和回路１９を用いたものである。
この排他的論理和回路１９はＶＣＯ１２の出力と、分周
器１４の出力とに基づいて分周器１４の出力、すなわち
クロック出力を１／４クロック遅らせるものである。
の形態の構成を図６に示す。この第４の実施の形態のＰ
ＬＬ回路は、図４に示す第３の実施の形態のＰＬＬ回路
において、インバータ１６およびフリップフロップ１８
の代わりに排他的論理和回路１９を用いたものである。
この排他的論理和回路１９はＶＣＯ１２の出力と、分周
器１４の出力とに基づいて分周器１４の出力、すなわち
クロック出力を１／４クロック遅らせるものである。
【００４８】したがってこの第４の実施の形態のＰＬＬ
回路も第３の実施の形態のＰＬＬ回路と同様の効果を奏
することは云うまでもない。
回路も第３の実施の形態のＰＬＬ回路と同様の効果を奏
することは云うまでもない。
【００４９】次に上記実施の形態に用いられたチャージ
ポンプの具体例について説明する。チャージポンプの第
１の具体例の構成を図７に示す。この第１の具体例のチ
ャージポンプは電流固定型であって、定電流源３１と、
スイッチ３２，３３と、定電流源３４とを備えている。
これらの定電流源３１、スイッチ３２、スイッチ３３、
および定電流源３４は直列に接続されており、スイッチ
３２とスイッチ３３との接続点にループフィルタ１０の
一端が接続されている。なおスイッチ３２はＰＮＰ型の
バイポーラトランジスタで実現できる。
ポンプの具体例について説明する。チャージポンプの第
１の具体例の構成を図７に示す。この第１の具体例のチ
ャージポンプは電流固定型であって、定電流源３１と、
スイッチ３２，３３と、定電流源３４とを備えている。
これらの定電流源３１、スイッチ３２、スイッチ３３、
および定電流源３４は直列に接続されており、スイッチ
３２とスイッチ３３との接続点にループフィルタ１０の
一端が接続されている。なおスイッチ３２はＰＮＰ型の
バイポーラトランジスタで実現できる。
【００５０】今、定電流源３１，３４の電流値はともに
Ｉとする。チャージ動作のときにはスイッチ３２をオ
ン、スイッチ３３をオフにする。するとループフィルタ
１０には電流Ｉが流れ込む。一方ディスチャージ動作の
ときには、スイッチ３１をオフし、スイッチ３３をオン
にする。すると、ループフィルタ１０には電流−Ｉが流
れる。チャージ動作もディスチャージ動作もしないとき
には、スイッチ３２およびスイッチ３３はともにオフす
る。
Ｉとする。チャージ動作のときにはスイッチ３２をオ
ン、スイッチ３３をオフにする。するとループフィルタ
１０には電流Ｉが流れ込む。一方ディスチャージ動作の
ときには、スイッチ３１をオフし、スイッチ３３をオン
にする。すると、ループフィルタ１０には電流−Ｉが流
れる。チャージ動作もディスチャージ動作もしないとき
には、スイッチ３２およびスイッチ３３はともにオフす
る。
【００５１】したがって第１の具体例の動作は以下のよ
うになる。
うになる。
【００５２】 通常時 チャージ時 ディスチャージ時 スイッチ３２ オフ オン オフ スイッチ３３ オフ オフ オン フィルタ電流 ０ Ｉ −Ｉ 次にチャージポンプの第２の具体例の構成を図８に示
す。この第２の具体例のチャージポンプは電流固定型で
あって、定電流源３１，３４，３７と、スイッチ３３，
３６とを備えている。
す。この第２の具体例のチャージポンプは電流固定型で
あって、定電流源３１，３４，３７と、スイッチ３３，
３６とを備えている。
【００５３】定電流源３１、スイッチ３３、および定電
流源３４は直列に接続されている。また、スイッチおよ
び定電流源３７は直列回路を構成し、この直列回路はス
イッチ３３および定電流源３４からなる直列回路と並列
に接続されている。なおループフィルタ１０の一端は、
定電流源３１とスイッチ３３，３６との接続点に接続さ
れている。
流源３４は直列に接続されている。また、スイッチおよ
び定電流源３７は直列回路を構成し、この直列回路はス
イッチ３３および定電流源３４からなる直列回路と並列
に接続されている。なおループフィルタ１０の一端は、
定電流源３１とスイッチ３３，３６との接続点に接続さ
れている。
【００５４】今、定電流源３１，３４，３７の電流値は
ともにＩとする。チャージ動作時にはスイッチ３３，３
６はともにオフにする。するとループフィルタ１０には
定電流源３１から電流Ｉが流れ込む。ディスチャージ動
作時にはスイッチ３３，３６をともにオンにする。する
とループフィルタ１０には定電流源３１から流れ込む電
流Ｉと、定電流源３４，３７から引き抜かれる電流２Ｉ
との差の電流−Ｉが流れる。チャージ動作もディスチャ
ージ動作もしないときには、スイッチ３３をオン、スイ
ッチ３６をオフにする。このとき定電流源３１から流れ
込む電流Ｉと、定電流源３４から引き抜かれる電流Ｉと
が等しいため、ループフィルタ１０には電流が流れな
い。
ともにＩとする。チャージ動作時にはスイッチ３３，３
６はともにオフにする。するとループフィルタ１０には
定電流源３１から電流Ｉが流れ込む。ディスチャージ動
作時にはスイッチ３３，３６をともにオンにする。する
とループフィルタ１０には定電流源３１から流れ込む電
流Ｉと、定電流源３４，３７から引き抜かれる電流２Ｉ
との差の電流−Ｉが流れる。チャージ動作もディスチャ
ージ動作もしないときには、スイッチ３３をオン、スイ
ッチ３６をオフにする。このとき定電流源３１から流れ
込む電流Ｉと、定電流源３４から引き抜かれる電流Ｉと
が等しいため、ループフィルタ１０には電流が流れな
い。
【００５５】したがって第２の具体例のチャージポンプ
の動作は以下のようになる。
の動作は以下のようになる。
【００５６】 通常時 チャージ時 ディスチャージ時 スイッチ３３ オン オフ オン スイッチ３６ オフ オフ オン フィルタ電流 ０ Ｉ −Ｉ この第２の具体例のスイッチ３３はＮＰＮ型バイポーラ
トランジスタから構成することができる。
トランジスタから構成することができる。
【００５７】次にチャージポンプの第３の具体例の構成
を図９に示す。この第３の具体例のチャージポンプは電
流固定型であって、ループフィルタ１０の出力を差動出
力としたものである。この第３の具体例は定電流源３
１，３４，３５，３７と、スイッチ３３，３６とを備え
ている。定電流源３１，３４，３５，３７の電流値は同
一であるとする。
を図９に示す。この第３の具体例のチャージポンプは電
流固定型であって、ループフィルタ１０の出力を差動出
力としたものである。この第３の具体例は定電流源３
１，３４，３５，３７と、スイッチ３３，３６とを備え
ている。定電流源３１，３４，３５，３７の電流値は同
一であるとする。
【００５８】チャージ動作時にはスイッチ３３，３６は
ともにＲ側、すなわち定電流源３５に接続する。このと
き、定電流源３１の電流はループフィルタ１０を介して
定電流源３４，３７へ流れ、定電流源３５の電流は直接
に定電流源３４，３７に流れる。したがってループフィ
ルタ１０には電流Ｉが流れることになる。
ともにＲ側、すなわち定電流源３５に接続する。このと
き、定電流源３１の電流はループフィルタ１０を介して
定電流源３４，３７へ流れ、定電流源３５の電流は直接
に定電流源３４，３７に流れる。したがってループフィ
ルタ１０には電流Ｉが流れることになる。
【００５９】ディスチャージ動作時には、スイッチ３
３，３６はともにＬ側、すなわち定電流源３１側に接続
する。このとき、定電流源３１の電流は、直接に定電流
源３４，３７へ流れ、定電流源３５の電流はループフィ
ルタ１０を介して定電流３４，３７へ流れる。この結
果、ループフィルタには電流−Ｉが流れる。
３，３６はともにＬ側、すなわち定電流源３１側に接続
する。このとき、定電流源３１の電流は、直接に定電流
源３４，３７へ流れ、定電流源３５の電流はループフィ
ルタ１０を介して定電流３４，３７へ流れる。この結
果、ループフィルタには電流−Ｉが流れる。
【００６０】チャージ動作もディスチャージ動作もしな
いときにはスイッチ３３をＬ側に接続し、スイッチ３６
をＲ側に接続する。すると定電流源３１の電流は直接に
定電流源３４に流れ、定電流源３５の電流は直接に定電
流源３７に流れるため、ループフィルタ１０には電流は
流れない。
いときにはスイッチ３３をＬ側に接続し、スイッチ３６
をＲ側に接続する。すると定電流源３１の電流は直接に
定電流源３４に流れ、定電流源３５の電流は直接に定電
流源３７に流れるため、ループフィルタ１０には電流は
流れない。
【００６１】この第３の具体例のチャージポンプの動作
は以下のようになる。
は以下のようになる。
【００６２】 通常時 チャージ時 ディスチャージ時 スイッチ３３ Ｌ Ｒ Ｌ スイッチ３６ Ｒ Ｒ Ｌ フィルタ電流 ０ Ｉ −Ｉ なお、上記第１乃至第３の具体例のチャージポンプは第
１または第２の実施の形態のＰＬＬ回路に用いられる。
１または第２の実施の形態のＰＬＬ回路に用いられる。
【００６３】次にチャージポンプの第４の具体例の構成
を図１０に示す。この第４の具体例のチャージポンプ
は、チャージ電流およびディスチャージ電流の大きさを
可変とすることのできる電流可変型であって、定電流源
４１，４４，４５，４８と、スイッチ４２，４３，４
６，４７とを備えている。定電流源４１，４４の電流値
をともにＩとし、定電流源４５，４８の電流値をともに
Ｉ′とする。
を図１０に示す。この第４の具体例のチャージポンプ
は、チャージ電流およびディスチャージ電流の大きさを
可変とすることのできる電流可変型であって、定電流源
４１，４４，４５，４８と、スイッチ４２，４３，４
６，４７とを備えている。定電流源４１，４４の電流値
をともにＩとし、定電流源４５，４８の電流値をともに
Ｉ′とする。
【００６４】この第４の具体例のチャージポンプの各ス
イッチの状態とループフィルタ１０に流れる電流の関係
は下記のようになる。 スイッチ４２ オフ オン オフ オン オフ オフ オフ スイッチ４６ オフ オフ オン オン オフ オフ オフ スイッチ４３ オフ オフ オフ オフ オン オフ オン スイッチ４７ オフ オフ オフ オフ オフ オン オン フィルタ電流 0 I I' I+I' -I -I' -(I+I') ここでＩ′＝Ｉとすれば、チャージポンプのチャージ、
ディスチャージ電流値は−２Ｉ，−Ｉ，０，Ｉ，２Ｉと
２段階に変化させることが可能となる。また、Ｉ′＝２
Ｉとすれば、−３Ｉ，−２Ｉ，−Ｉ，０，Ｉ，２Ｉ，３
Ｉと３段階に変化させることが可能となる。
イッチの状態とループフィルタ１０に流れる電流の関係
は下記のようになる。 スイッチ４２ オフ オン オフ オン オフ オフ オフ スイッチ４６ オフ オフ オン オン オフ オフ オフ スイッチ４３ オフ オフ オフ オフ オン オフ オン スイッチ４７ オフ オフ オフ オフ オフ オン オン フィルタ電流 0 I I' I+I' -I -I' -(I+I') ここでＩ′＝Ｉとすれば、チャージポンプのチャージ、
ディスチャージ電流値は−２Ｉ，−Ｉ，０，Ｉ，２Ｉと
２段階に変化させることが可能となる。また、Ｉ′＝２
Ｉとすれば、−３Ｉ，−２Ｉ，−Ｉ，０，Ｉ，２Ｉ，３
Ｉと３段階に変化させることが可能となる。
【００６５】次にチャージポンプの第５の具体例の構成
を図１１に示す。この第５の具体例のチャージポンプ
は、電流可変型であって、定電流源５１，５３，５５，
５７，５９と、スイッチ５２，５４，５６，５８とを備
えている。定電流源５１の電流値をＩ＋Ｉ′とし、定電
流源５３，５７の電流値をＩとし、定電流源５５，５９
の電流値をＩ′とする。この第５の具体例のチャージポ
ンプの各スイッチの状態とループフィルタ１０に流れる
電流との関係は次のようになる。 スイッチ５２ オン オフ オン オフ オン オン オン スイッチ５４ オン オン オフ オフ オン オン オン スイッチ５６ オフ オフ オフ オフ オン オフ オン スイッチ５８ オフ オフ オフ オフ オフ オン オン フィルタ電流 0 I I' I+I' -I -I' -(I+I') ここでＩ′＝Ｉとすれば、チャージ、ディスチャージ電
流は第４の具体例と同様に２段階に変化し、Ｉ′＝２Ｉ
とすれば、３段階に変化することが可能となる。
を図１１に示す。この第５の具体例のチャージポンプ
は、電流可変型であって、定電流源５１，５３，５５，
５７，５９と、スイッチ５２，５４，５６，５８とを備
えている。定電流源５１の電流値をＩ＋Ｉ′とし、定電
流源５３，５７の電流値をＩとし、定電流源５５，５９
の電流値をＩ′とする。この第５の具体例のチャージポ
ンプの各スイッチの状態とループフィルタ１０に流れる
電流との関係は次のようになる。 スイッチ５２ オン オフ オン オフ オン オン オン スイッチ５４ オン オン オフ オフ オン オン オン スイッチ５６ オフ オフ オフ オフ オン オフ オン スイッチ５８ オフ オフ オフ オフ オフ オン オン フィルタ電流 0 I I' I+I' -I -I' -(I+I') ここでＩ′＝Ｉとすれば、チャージ、ディスチャージ電
流は第４の具体例と同様に２段階に変化し、Ｉ′＝２Ｉ
とすれば、３段階に変化することが可能となる。
【００６６】次にチャージポンプの第６の具体例の構成
を図１２に示す。この第６の具体例のチャージポンプ
は、電流可変型であって、ループフィルタ１０の出力を
差動出力としたものである。このチャージポンプは定電
流源６０，６１，６３，６５，６７，６９と、スイッチ
６２，６４，６６，６８とを備えている。ここで定電流
源６０，６１の電流値はともにＩ＋Ｉ′とし、定電流源
６３，６７の電流値はともにＩとして、定電流源６５，
６９の電流値はともにＩ′とする。この第６の具体例の
チャージポンプの各スイッチの状態とループフィルタ１
０に流れる電流との関係は次のようになる。
を図１２に示す。この第６の具体例のチャージポンプ
は、電流可変型であって、ループフィルタ１０の出力を
差動出力としたものである。このチャージポンプは定電
流源６０，６１，６３，６５，６７，６９と、スイッチ
６２，６４，６６，６８とを備えている。ここで定電流
源６０，６１の電流値はともにＩ＋Ｉ′とし、定電流源
６３，６７の電流値はともにＩとして、定電流源６５，
６９の電流値はともにＩ′とする。この第６の具体例の
チャージポンプの各スイッチの状態とループフィルタ１
０に流れる電流との関係は次のようになる。
【００６７】 スイッチ６２ Ｌ Ｒ Ｌ Ｒ Ｌ Ｌ Ｌ スイッチ６４ Ｌ Ｌ Ｒ Ｒ Ｌ Ｌ Ｌ スイッチ６６ Ｒ Ｒ Ｒ Ｒ Ｌ Ｒ Ｌ スイッチ６８ Ｒ Ｒ Ｒ Ｒ Ｒ Ｌ Ｌ フィルタ電流 0 I I' I+I' -I -I' -(I+I') ここでＩ′＝Ｉとすればチャージ、ディスチャージ電流
は第４の具体例と同様に２段階に変化し、Ｉ′＝２Ｉと
すれば３段階に変化することが可能となる。
は第４の具体例と同様に２段階に変化し、Ｉ′＝２Ｉと
すれば３段階に変化することが可能となる。
【００６８】なお、第４乃至第６の具体例のチャージポ
ンプは第３または第４の実施の形態のＰＬＬ回路に用い
ることができる。
ンプは第３または第４の実施の形態のＰＬＬ回路に用い
ることができる。
【００６９】
【発明の効果】以上述べたように、本発明によれば、キ
ャプチャレンジを可及的に広くすることができるととも
に位相同期時のクロックジッタを低減することができ
る。
ャプチャレンジを可及的に広くすることができるととも
に位相同期時のクロックジッタを低減することができ
る。
【図１】本発明の第１の実施の形態の構成を示すブロッ
ク図。
ク図。
【図２】第１の実施の形態の作用を説明する特性グラ
フ。
フ。
【図３】本発明の第２の実施の形態の構成を示すブロッ
ク図。
ク図。
【図４】本発明の第３の実施の形態の構成を示すブロッ
ク図。
ク図。
【図５】第３の実施の形態の作用を説明する特性グラ
フ。
フ。
【図６】本発明の第４の実施の形態の構成を示すブロッ
ク図。
ク図。
【図７】本発明にかかるチャージポンプの第１の具体例
の構成を示す回路図。
の構成を示す回路図。
【図８】チャージポンプの第２の具体例の構成を示す回
路図。
路図。
【図９】チャージポンプの第３の具体例の構成を示す回
路図。
路図。
【図１０】チャージポンプの第４の具体例の構成を示す
回路図。
回路図。
【図１１】チャージポンプの第５の具体例の構成を示す
回路図。
回路図。
【図１２】チャージポンプの第６の具体例の構成を示す
回路図。
回路図。
【図１３】従来のＰＬＬ回路の構成を示すブロック図。
【図１４】従来のＰＬＬ回路の動作を説明するタイミン
グチャート。
グチャート。
【図１５】従来のＰＬＬ回路の作用を説明する特性グラ
フ。
フ。
２ 周波数比較器４，４i （ｉ＝１，２） 位相比較器 ４ａ，４ｂ，１８，２０ フリップフロップ ４ｃ，４ｄ，，４ｅ，５ａ，５ｂ ＡＮＤ回路 ５ 論理回路 ６ セレクタ回路 ６ａ，６ｂ，６ｃ スイッチ ８，８i （ｉ＝１，２），９ チャージポンプ １０ ループフィルタ １２ 電圧制御発振器（ＶＣＯ） １４ 分周器 １５，１６ インバータ １９ 排他的論理和回路
Claims (8)
- 【請求項１】入力電圧に応じたクロック信号を出力する
電圧制御発振手段と、 前記電圧制御発振手段の出力をｎ分周する分周手段と、 基準クロックの周波数と前記分周手段の出力の周波数と
を比較し、周波数差に応じた信号を出力する周波数比較
手段と、 再生データ信号と前記分周手段の出力との位相を比較
し、位相差に応じた信号を出力する第１の位相比較手段
と、 制御信号に基づいて前記周波数比較手段の出力信号また
は前記第１の位相比較手段の出力信号を選択する選択手
段と、 この選択手段の出力に基づいて前記周波数差または前記
位相差が零となるように前記電圧制御発振手段の入力電
圧を制御する入力電圧制御手段と、 前記電圧制御発振手段の出力と前記分周手段の出力とに
基づいて前記分周手段の出力から所定のクロック遅れた
信号を出力する遅延手段と、 前記再生データ信号の基準時となる立ち上がり時または
立ち下がり時に前記遅延手段の出力のレベルを検出する
レベル検出手段と、 このレベル検出手段の出力に基づいてループゲインを変
えるループゲイン変更手段と、 を備えていることを特徴とするＰＬＬ回路。 - 【請求項２】前記分周手段は前記電圧制御発振手段の出
力を２分周し、前記遅延手段は前記分周手段の出力から
１／４クロック遅れた信号を出力し、前記ループゲイン
変更手段は、前記再生データ信号と前記分周手段の出力
との位相差が−９０度から９０度の範囲にあるときはル
ープゲインは変更せず、それ以外の範囲にあるときには
ループゲインを増大させるように動作することを特徴と
する請求項１記載のＰＬＬ回路。 - 【請求項３】前記入力電圧制御手段は、前記電圧制御発
振手段の入力端に接続されたループフィルタと、前記選
択手段の出力に基づいて前記ループフィルタに電流を流
し込んだり、前記ループフィルタから電流を引き抜くこ
とにより前記電圧制御発振手段の入力端に印加される前
記入力電圧を制御する第１のチャージポンプとを備えて
いることを特徴とする請求項１または２記載のＰＬＬ回
路。 - 【請求項４】前記第１のチャージポンプは可変電流型で
あり、前記ループゲイン変更手段は前記レベル検出手段
の出力に基づいて前記第１のチャージポンプの電流を制
御することを特徴とする請求項３記載のＰＬＬ回路。 - 【請求項５】前記ループゲイン変更手段は、 前記再生データ信号と、前記電圧制御発振手段の出力で
あるクロック信号を反転した信号との位相を比較し、こ
れらの信号の位相差に応じた信号を出力する第２の位相
比較手段と、 この第２の位相比較手段の出力と前記レベル検出手段の
出力との論理積演算を行う論理回路と、 前記選択回路が前記第１の位相比較手段の出力信号を選
択しているときのみオンし、前記論理回路の出力を通過
させるスイッチ手段と、 前記スイッチ手段を介して得られる論理回路の出力に基
づいて、前記ループフィルタに電流を流し込んだり、前
記ループフィルタから電流を引き抜くことにより前記電
圧制御発振手段に印加される前記入力電圧を制御する第
２のチャージポンプと、 を備えていることを特徴とする請求項３記載のＰＬＬ回
路。 - 【請求項６】前記遅延手段は、 前記電圧制御発振手段の出力を反転するインバータと、 このインバータの出力がクロック信号とし入力され、前
記分周手段の出力がＤ端子に入力されるＤ型フリップフ
ロップと、 を備えていることを特徴とする請求項１乃至５のいずれ
かに記載のＰＬＬ回路。 - 【請求項７】前記遅延手段は排他的論理和回路であるこ
とを特徴とする請求項１乃至５のいずれかに記載のＰＬ
Ｌ回路。 - 【請求項８】前記レベル検出手段は、前記電圧制御発振
手段の出力信号を反転した信号がクロックとして入力さ
れ、前記遅延手段の出力がＤ端子に入力されるＤ型フリ
ップフロップを備えていることを特徴とする請求項１乃
至７のいずれかに記載のＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9146684A JPH10340544A (ja) | 1997-06-04 | 1997-06-04 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9146684A JPH10340544A (ja) | 1997-06-04 | 1997-06-04 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10340544A true JPH10340544A (ja) | 1998-12-22 |
Family
ID=15413255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9146684A Pending JPH10340544A (ja) | 1997-06-04 | 1997-06-04 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10340544A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012054734A (ja) * | 2010-09-01 | 2012-03-15 | Hitachi Ltd | 位相同期回路、ｃｄｒ回路及び受信回路 |
| US8310288B2 (en) | 2010-03-26 | 2012-11-13 | Fujitsu Semiconductor Limited | PLL circuit |
-
1997
- 1997-06-04 JP JP9146684A patent/JPH10340544A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8310288B2 (en) | 2010-03-26 | 2012-11-13 | Fujitsu Semiconductor Limited | PLL circuit |
| JP2012054734A (ja) * | 2010-09-01 | 2012-03-15 | Hitachi Ltd | 位相同期回路、ｃｄｒ回路及び受信回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2993559B2 (ja) | 位相同期回路 | |
| JP2898957B1 (ja) | 位相比較回路 | |
| US6897691B2 (en) | Phase locked loop with low steady state phase errors and calibration circuit for the same | |
| JP2914297B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH09270704A (ja) | 位相同期回路 | |
| US6212249B1 (en) | Data separation circuit and method | |
| CN100417024C (zh) | 低稳态误差的锁相回路及其校正电路 | |
| US7109806B2 (en) | Device and method for detecting phase difference and PLL using the same | |
| EP1199806B1 (en) | PLL circuit and optical communication reception apparatus | |
| JP2000228660A (ja) | クロック再生／識別装置 | |
| JPH10340544A (ja) | Ｐｌｌ回路 | |
| JP2001094420A (ja) | 位相ロック・ループ回路 | |
| JPH09326692A (ja) | 位相同期ループ回路 | |
| JP4606533B2 (ja) | Ｐｌｌ回路 | |
| JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
| JP3146765B2 (ja) | データセパレート回路 | |
| JPH04343524A (ja) | Ｐｌｌ回路 | |
| JPH0653821A (ja) | ディジタルｐｌｌ回路 | |
| JP2839949B2 (ja) | Ｐｌｌ回路 | |
| JPH0786934A (ja) | 周波数シンセサイザ | |
| JPH01198828A (ja) | フェーズロックドループ回路 | |
| JP2556542B2 (ja) | 同期回路 | |
| JP2004266699A (ja) | クロック再生用ｐｌｌ回路 | |
| JPS607417B2 (ja) | 位相同期回路 | |
| JPH046914A (ja) | Ｐｌｌ装置 |