JPH04207527A - A/d converter circuit - Google Patents

A/d converter circuit

Info

Publication number
JPH04207527A
JPH04207527A JP33530890A JP33530890A JPH04207527A JP H04207527 A JPH04207527 A JP H04207527A JP 33530890 A JP33530890 A JP 33530890A JP 33530890 A JP33530890 A JP 33530890A JP H04207527 A JPH04207527 A JP H04207527A
Authority
JP
Japan
Prior art keywords
reference voltage
section
resolution
output
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33530890A
Other languages
Japanese (ja)
Inventor
Yukinori Shiozaki
塩崎 行則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP33530890A priority Critical patent/JPH04207527A/en
Publication of JPH04207527A publication Critical patent/JPH04207527A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To improve the resolution in A/D conversion without increasing number of comparators being components of the A/D converter circuit by employing a subtractor and a multiplexer. CONSTITUTION:The A/D converter circuit is provided with a comparator 5 comparing an analog signal outputted from an S/H(Sample-and-Hold) section 4 with a reference voltage generated from a reference voltage generating section 3, a subtractor 6 subtracting a reference voltage generated by the reference voltage generating section 3 from the analog signal outputted from the S/H section 4 and a multiplexer 7 selecting the analog signal outputted from the subtractor 6 by using the digital signal outputted from the comparator 5. Thus, the resolution of the A/D(Analog to Digital) conversion circuit 11 is a product of resolutions of voltage discrimination circuits to improve the resolution. Thus, the resolution of the A/D converter is improved without increasing number of comparators being components of the A/D converter circuit 11.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、コンバレータの数量以上の分解能を得る多
ビットA/D変換回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a multi-bit A/D conversion circuit that obtains a resolution greater than the number of converters.

[従来の技術] 第3図は、従来のA/D変換回路実施例を示すブロック
図である。図中の(1)は前段アナログ回路、(2)は
後段ディジタル信号、(3)は基準電圧発生部、(5)
はコンバレータ、(8)はエンコーダである。
[Prior Art] FIG. 3 is a block diagram showing an example of a conventional A/D conversion circuit. In the figure, (1) is the front-stage analog circuit, (2) is the rear-stage digital signal, (3) is the reference voltage generator, and (5)
is a converter, and (8) is an encoder.

基準電圧発生部(3)は、コンバレータ (5)で比較
を行うための基準電圧を発生する。コンバレータ (5
)は前段アナログ回路(1)からのアナログ信号と基準
電圧発生部(3)からの基準電圧を比較しディジタル信
号を出力する。エンコーダ(8)はコンバレータ (5
)から出力されるディジタル信号を符号化し、後段ディ
ジタル回路(2)へディジタル符号を出力する。
The reference voltage generator (3) generates a reference voltage for comparison in the comparator (5). Converter (5
) compares the analog signal from the previous-stage analog circuit (1) with the reference voltage from the reference voltage generator (3) and outputs a digital signal. The encoder (8) is a converter (5
) and outputs the digital code to the subsequent digital circuit (2).

[発明が解決しようとする課題] 従来のA/D変換回路では、A/D変換の分解能を高め
る場合、A/D変換回路を構成しているコンバレータの
数量を増加する必要がある。しかし1発熱、入力容量の
増加等の問題により、コンバレータの数量の増加にも限
界があるという難点があった。
[Problems to be Solved by the Invention] In conventional A/D conversion circuits, when increasing the resolution of A/D conversion, it is necessary to increase the number of converters that constitute the A/D conversion circuit. However, there is a problem in that there is a limit to the increase in the number of converters due to problems such as heat generation and an increase in input capacity.

この発明では上記のような課題を解決するためになされ
たもので、A/D変換回路を構成しているコンバレータ
の数量を増加することなくA、/D変換の分解能を高め
ることを目的とする。
This invention was made to solve the above-mentioned problems, and its purpose is to increase the resolution of A/D conversion without increasing the number of converters that make up the A/D conversion circuit. .

「課題を解決するための手段」 この発明によるA/D変換回路は、S/8部から出力さ
れたアナログ信号と基準電圧発生部で発生した基準電圧
を比較するコンバレータど、S/8部から出力されたア
ナログ信号から基準電圧発生部で発生した基準電圧を減
算する減算器と、コンバレータから出力されたディジタ
ル信号により減算器から出力されたアナログ信号を切り
替えるマルチプレクサとを設けることで、A/D変換回
路の分解能は各電圧判定回路分解能の積となり分解能を
高めることができる。
"Means for Solving the Problems" The A/D conversion circuit according to the present invention includes a comparator that compares an analog signal output from the S/8 section with a reference voltage generated in the reference voltage generating section. A/D The resolution of the conversion circuit is the product of the resolutions of each voltage determination circuit, and the resolution can be increased.

[作用] この発明によるA 2.D変換回路は、A/D変換回路
を構成しているコンバレータ数を増加することなくA/
D変換の分解能を高めることができる。
[Function] A according to this invention 2. The D conversion circuit can perform A/D conversion without increasing the number of converters that make up the A/D conversion circuit.
The resolution of D conversion can be improved.

[実施例] 第1図は、この発明の1実施例を示すブロック図である
。図中の(3)は基準電圧発生部、(4)は878部、
(5)はコンバレータ、(6)は減算部。
[Embodiment] FIG. 1 is a block diagram showing one embodiment of the present invention. In the figure, (3) is the reference voltage generation section, (4) is the 878 section,
(5) is a converter, and (6) is a subtractor.

(7)はマルチプレクサ、(8)はエンコーダである。(7) is a multiplexer, and (8) is an encoder.

なお、この発明に関連しない構成品は省略している。Note that components not related to this invention are omitted.

878部(4)は前段アナログ回路(1)からのアナロ
グ信号を一定期間保持する。
The 878 section (4) holds the analog signal from the previous stage analog circuit (1) for a certain period of time.

まず、第1の電圧判定回路(9)内の説明を行う、S/
8部(4)から出力されるアナログ信号は0〜4xとす
る。第2図(a)参照、基準電圧発生部(3)は2xの
基準電圧を発生する。減算部(6)は第2図(a)に示
すS/8部(4)の出力アナログ信号から、基準電圧発
生部(3)で発生した基準電圧2xの基準電圧を減算す
る。コンバレータ (5)はS/8部(4)からのアナ
ログ信号と基準電圧発生部(3)からの基準電圧を比較
しディジタル信号を出力する。マルチプレクサ(7)は
コンバレ〜り(5)の出力により切り替えられる。切り
替えは基準電圧発生部(3)が87/ H部(4)より
大なら878部(4)側に、逆の場合には減算部(6)
側に切り替えられる。マルチ−fレクサ(7)の出力範
囲は0〜2xである。マルチプレクサ(7)の出力は第
2図(b)参照。
First, the inside of the first voltage determination circuit (9) will be explained.
The analog signal output from section 8 (4) is 0 to 4x. Referring to FIG. 2(a), the reference voltage generating section (3) generates a 2x reference voltage. A subtraction section (6) subtracts the reference voltage 2x generated by the reference voltage generation section (3) from the analog signal output from the S/8 section (4) shown in FIG. 2(a). The converter (5) compares the analog signal from the S/8 section (4) with the reference voltage from the reference voltage generation section (3) and outputs a digital signal. The multiplexer (7) is switched by the output of the converter (5). If the reference voltage generation section (3) is higher than the 87/H section (4), switch to the 878 section (4) side, and in the opposite case, switch to the subtraction section (6).
Can be switched to the side. The output range of the multi-f lexer (7) is 0 to 2x. See FIG. 2(b) for the output of the multiplexer (7).

次に第2の電圧判定回路(10)について説明を行う。Next, the second voltage determination circuit (10) will be explained.

基準電圧発生部(3)はXの基準電圧を発生する。コン
バレータ (5)は第1の電圧判定回路(9)内のマル
チプレクサ(7)からのアナログ信号と基準電圧発生部
(3)からの基準電圧を比較しディジタル信号を出力す
る。エンコーダ(8)は、第1の電圧判定回路(9)内
のコンバレータ (5)、第2の電圧判定回路(10)
内のコンバレータ (5)からのディジタル信号を符号
化し、後段ディジタル回路(2)へディジタル°符号を
出力する。
The reference voltage generator (3) generates an X reference voltage. The converter (5) compares the analog signal from the multiplexer (7) in the first voltage determination circuit (9) with the reference voltage from the reference voltage generator (3) and outputs a digital signal. The encoder (8) is a converter (5) in the first voltage determination circuit (9), and a second voltage determination circuit (10).
The digital signal from the converter (5) in the converter is encoded and a digital code is output to the subsequent digital circuit (2).

なおコンバレータ、減算部は並列に多数並べても良い。Note that a large number of converters and subtraction units may be arranged in parallel.

[発明の効果] 以上のようにこの発明によれば、減算器とマルチプレク
サを用いることで、A/D変換回路を構成しているコン
バレータの数量を増加することなくA/D変換の分解能
を高めることができる。
[Effects of the Invention] As described above, according to the present invention, by using a subtracter and a multiplexer, the resolution of A/D conversion can be increased without increasing the number of comparators constituting the A/D conversion circuit. be able to.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の1実施例によるA/D変換回路のブ
ロック図、第2図は各信号波形を示したグラフで、同図
(a)はS/H部出力出力信号したグラフ、同図(b)
は第1の電圧判定回路内のマルチブレグサ出力信号示し
たグラフ、第3図は従来のA/D変換回路のブロック図
である。 図において、(1)は前段アナログ回路、(2)は後段
ディジタル回路、(3)は基準電圧発生部。 (4)はS/8部、(5)はコンバレータ、(6)は減
算部、(7)はマルチプレクサ、 (8)はエンコーダ
、(9)は第1の電圧判定回路、 (10)は第2の電
圧判定回路、 (11’)はこの発明の1実施例による
A/D変換回路、 (12)は従来のA/D変換回路で
ある。 なお、各図中同一符号は、同一ないし相当部分を示す。
FIG. 1 is a block diagram of an A/D conversion circuit according to an embodiment of the present invention, and FIG. 2 is a graph showing each signal waveform. Figure (b)
is a graph showing a multi-register output signal in the first voltage determination circuit, and FIG. 3 is a block diagram of a conventional A/D conversion circuit. In the figure, (1) is a front-stage analog circuit, (2) is a rear-stage digital circuit, and (3) is a reference voltage generation section. (4) is the S/8 section, (5) is the converter, (6) is the subtraction section, (7) is the multiplexer, (8) is the encoder, (9) is the first voltage judgment circuit, (10) is the first 2, (11') is an A/D conversion circuit according to an embodiment of the present invention, and (12) is a conventional A/D conversion circuit. Note that the same reference numerals in each figure indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 入力アナログ信号を一定期間保持するS/H(Samp
leandHold)部と、基準電圧を発生する基準電
圧発生部と、上記S/H部出力と基準電圧発生部からの
基準電圧の差をとる減算部と、上記S/H部出力と基準
電圧発生部からの基準電圧を比較するコンバレータと、
上記減算部出力とS/H部出力をコンバレータ出力によ
り切換えるマルチプレクサと、上記基準電圧発生部、減
算部、コンバレータ、マルチプレクサからなる電圧判定
回路を多段接続し、上記コンバレータからのディジタル
信号を符号化するエンコーダとを備えたA/D(Ana
logtoDigital)変換回路。
S/H (Samp) that holds the input analog signal for a certain period of time
a reference voltage generation section that generates a reference voltage, a subtraction section that takes the difference between the output of the S/H section and the reference voltage from the reference voltage generation section, and the output of the S/H section and the reference voltage generation section. a converter that compares the reference voltage from the
A multiplexer that switches between the subtraction section output and the S/H section output using a comparator output, and a voltage determination circuit consisting of the reference voltage generation section, subtraction section, comparator, and multiplexer are connected in multiple stages, and the digital signal from the comparator is encoded. A/D (Ana
log to Digital) conversion circuit.
JP33530890A 1990-11-30 1990-11-30 A/d converter circuit Pending JPH04207527A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33530890A JPH04207527A (en) 1990-11-30 1990-11-30 A/d converter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33530890A JPH04207527A (en) 1990-11-30 1990-11-30 A/d converter circuit

Publications (1)

Publication Number Publication Date
JPH04207527A true JPH04207527A (en) 1992-07-29

Family

ID=18287070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33530890A Pending JPH04207527A (en) 1990-11-30 1990-11-30 A/d converter circuit

Country Status (1)

Country Link
JP (1) JPH04207527A (en)

Similar Documents

Publication Publication Date Title
JPH0810830B2 (en) Analog-digital converter
KR0169371B1 (en) Sine/cosine wave generator
JP3765797B2 (en) Pipeline type analog-digital converter
KR920013936A (en) High Speed Analog to Digital Converter
US4594576A (en) Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion
JP3816240B2 (en) Pipeline type A / D converter
JPH04207527A (en) A/d converter circuit
JPH04192811A (en) A/d converter circuit
US5973517A (en) Speed-enhancing comparator with cascaded inventors
JPH04127720A (en) A/d conversion circuit
JP2932973B2 (en) Analog-to-digital conversion circuit
JPH0563571A (en) Serial parallel a/d converter
JPH0482320A (en) A/d conversion circuit
JP2904239B2 (en) A / D conversion circuit
US4973973A (en) Code converter and encoder for converting a unipolar binary coded signal into a bipolar binary coded signal
JP3114795B2 (en) High-speed AD converter
JPH0446016B2 (en)
KR0146068B1 (en) Analog-to-Digital Converters Using Logic Thresholds
KR900001070B1 (en) Propagation-type a/d converter
SU1451864A1 (en) D-a converter
JPH08298461A (en) D / A converter
SU1624693A1 (en) Number-to-voltage converter
JP3355556B2 (en) A / D conversion circuit
SU1765891A1 (en) Analog-to-residue code converter
JP4036991B2 (en) Pipeline type A / D converter