JPH04192811A - A/d converter circuit - Google Patents
A/d converter circuitInfo
- Publication number
- JPH04192811A JPH04192811A JP32458290A JP32458290A JPH04192811A JP H04192811 A JPH04192811 A JP H04192811A JP 32458290 A JP32458290 A JP 32458290A JP 32458290 A JP32458290 A JP 32458290A JP H04192811 A JPH04192811 A JP H04192811A
- Authority
- JP
- Japan
- Prior art keywords
- section
- reference voltage
- output
- circuit
- multiplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明は、コンバレータの数量以上の分解能を得る多
ビットA/D変換回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] This invention relates to a multi-bit A/D conversion circuit that obtains a resolution greater than the number of converters.
[従来の技術]
第3図は、従来のA/D変換回路実施例を示すブロック
図である。図中の(1)は前段アナログ回路、(2)は
後段ディジタル信号、(3)は基準電圧発生部、(5)
はコンバレータ、(8)はエンコーダである。[Prior Art] FIG. 3 is a block diagram showing an example of a conventional A/D conversion circuit. In the figure, (1) is the front-stage analog circuit, (2) is the rear-stage digital signal, (3) is the reference voltage generator, and (5)
is a converter, and (8) is an encoder.
基準電圧発生部(3)は、コンバレータ(5)で比較を
行うための基準電圧を発生する。コンバレータ (5)
は前段アナログ回路(1)からのアナログ信号と基準電
圧発生部(3)からの基準電圧を比較しディジタル信号
を出力する。エンコーダ(8)はコンバレータ (5)
から出力されるディジタル信号を符号化し、後段ディジ
タル回路(2)へディジタル符号を出力する。The reference voltage generator (3) generates a reference voltage for comparison in the comparator (5). Converter (5)
compares the analog signal from the previous-stage analog circuit (1) with the reference voltage from the reference voltage generator (3) and outputs a digital signal. Encoder (8) is converter (5)
The digital signal output from the circuit is encoded and the digital code is output to the subsequent digital circuit (2).
[発明が解決しようとする課題]
従来のA/D変換回路では、A/D変換の分解能を高め
る場合、A/D変換回路を構成しているコンバレータの
数量を増加する必要がある。しかし7発熱、入力容量の
増加等の問題により、コンバレータの数量の増加にも限
界があるという難点があった。[Problems to be Solved by the Invention] In conventional A/D conversion circuits, when increasing the resolution of A/D conversion, it is necessary to increase the number of converters that constitute the A/D conversion circuit. However, there is a problem in that there is a limit to the increase in the number of converters due to problems such as heat generation and an increase in input capacity.
この発明では上記のような課題を解決するためになされ
たもので、A/D変換回路を構成しているコンバレータ
の数量を増加することなく A/D変換の分解能を高め
ることを目的とする。The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to improve the resolution of A/D conversion without increasing the number of converters constituting the A/D conversion circuit.
[課題を解決するための手段]
この発明によるA/D変換回路は、378部から出力さ
れたアナログ信号と基準電圧発生部で発生した基準電圧
を比較するコンバレータと、378部から出力されたア
ナログ信号から基準電圧発生部で発生した基準電圧を減
算する減算器と、コンバレータから出力されたディジタ
ル信号により減算器から出力されたアナログ信号を切り
替えるマルチプレクサとを設けることで、A/D変換回
路の分解能は電圧判定回路分解能の積となり分解能を高
めることができる。[Means for Solving the Problems] The A/D conversion circuit according to the present invention includes a converter that compares an analog signal output from the 378 section with a reference voltage generated by the reference voltage generation section, and an analog signal output from the 378 section. By providing a subtracter that subtracts the reference voltage generated in the reference voltage generator from the signal, and a multiplexer that switches the analog signal output from the subtracter using the digital signal output from the converter, the resolution of the A/D conversion circuit can be improved. is the product of the voltage determination circuit resolution, and the resolution can be improved.
[作用]
この発明によるA/D変換回路は、A/D変換回路を構
成しているコンバレータ数を増加することなくA/D変
換の分解能を高めることができる。[Function] The A/D conversion circuit according to the present invention can improve the resolution of A/D conversion without increasing the number of converters making up the A/D conversion circuit.
[実施例]
第1図は、この発明の1実施例を示すブロック図である
1図中の(3)は基準電圧発生部、(4)は378部、
(5)はコンバレータ、(6)は減算部。[Embodiment] FIG. 1 is a block diagram showing an embodiment of the present invention. In FIG. 1, (3) is a reference voltage generation section, (4) is a 378 section,
(5) is a converter, and (6) is a subtractor.
(7)はマルチプレクサ、(8)はエンコーダである。(7) is a multiplexer, and (8) is an encoder.
なお、この発明に関連しない構成品は省略している。Note that components not related to this invention are omitted.
まず、第1の電圧判定回路(9)内の説明を行う、37
8部(4)は前段アナログ回路(1)からのアナログ信
号を一定期間保持する。378部(4)から出力される
アナログ信号は0〜4xとする。First, the inside of the first voltage determination circuit (9) will be explained.
Part 8 (4) holds the analog signal from the previous stage analog circuit (1) for a certain period of time. The analog signal output from the 378 section (4) is 0 to 4x.
第2図(a)参照。基準電圧発生部(3)は2xの基準
電圧を発生する。減算部(6)は第2図(a)に示す3
78部(4)の出力アナログ信号から、基準電圧発生部
(3)で発生した基準電圧2xの基準電圧を減算する。See Figure 2(a). The reference voltage generator (3) generates a 2x reference voltage. The subtraction part (6) is 3 shown in FIG. 2(a).
The reference voltage 2x generated by the reference voltage generating section (3) is subtracted from the output analog signal of the 78 section (4).
コンバレータ (5)は378部(4)からのアナログ
信号と基準電圧発生部(3)からの基準電圧を比較しデ
ィジタル信号を出力する。マルチプレクサ(7)はコン
バレータ (5)の出力により切り替えられる。切り替
えは基準電圧発生部(3)が378部(4)より大なら
378部(4)側に、逆の場合には減算部(6)側に切
り替えられる。マルチプレクサ(7)の出力範囲は0〜
2xである。マルチプレクサ(7)の出力は第2図(b
)参照0次に第2の電圧判定回路(10)について説明
を行う。第2の電圧判定回路(10)の378部は第1
の電圧判定回路(9)内のマルチプレクサ(7)からの
アナログ信号を一定期間保持する。378部(4)から
出力されるアナログ信号は0〜2xとする。基準電圧発
生部(3)はXの基準電圧を発生する。コンバレータ
(5)は378部(4)からのアナログ信号と基準電圧
発生部(3)からの基準電圧を比較しディジタル信号を
出力する。エンコーダ(8)は第1の電圧判定回路(9
)内のコンバレータ (5)を第2の電圧判定回路(1
0)内のコンバレータ (5)からのディジタル信号を
符号化し、後段ディジタル回路(2)へディジタル符号
を出力する。The converter (5) compares the analog signal from the 378 section (4) with the reference voltage from the reference voltage generating section (3) and outputs a digital signal. The multiplexer (7) is switched by the output of the comparator (5). If the reference voltage generation section (3) is higher than the 378 section (4), the switching is made to the 378 section (4) side, and in the opposite case, it is switched to the subtraction section (6) side. The output range of the multiplexer (7) is 0 to
It is 2x. The output of the multiplexer (7) is shown in Figure 2 (b).
) Reference 0 Next, the second voltage determination circuit (10) will be explained. The 378 section of the second voltage determination circuit (10)
The analog signal from the multiplexer (7) in the voltage determination circuit (9) is held for a certain period of time. The analog signal output from the 378 section (4) is 0 to 2x. The reference voltage generator (3) generates an X reference voltage. converter
(5) compares the analog signal from the 378 section (4) with the reference voltage from the reference voltage generation section (3) and outputs a digital signal. The encoder (8) is connected to the first voltage determination circuit (9
) in the converter (5) is connected to the second voltage judgment circuit (1
0) encodes the digital signal from the converter (5) and outputs the digital code to the subsequent digital circuit (2).
なおコンバレータ、減算部は並列に多数並べても良い。Note that a large number of converters and subtraction units may be arranged in parallel.
[発明の効果コ
以上のようにこの発明によれば、減算器とマルチプレク
サを用いることで、A/D変換回路を構成しているコン
バレータの数量を増加することなくA/D変換の分解能
を高めることができる。[Effects of the Invention] As described above, according to the present invention, by using a subtracter and a multiplexer, the resolution of A/D conversion can be increased without increasing the number of comparators constituting the A/D conversion circuit. be able to.
第1図はこの発明の1実施例によるA/D変換回路のブ
ロック図、第2図は各信号波形を示したグラフで、同図
(a)は第1の電圧判定回路内のS/H部出力出力信号
したグラフ、同図(b)は第1の電圧判定回路内のマル
チプレクサ出力信号水したグラフ、第3図は従来のA/
D変換回路のブロック図である。
図において、(1)は前段アナログ回路、(2)は後段
ディジタル回路、(3)は基準電圧発生部。
(4)は378部、(5)はコンバレータ、(6)は減
算部、(7)はマルチプレクサ、 (8)はエンコーダ
、(9)は第1の電圧判定回路、 (10)は第2の電
正判定回路、 (11)はこの発明の1実施例にょるA
/D変換回路、 (12)は従来のA/D変換回路であ
る。
なお7図中間−符号は、同一あるいは相当部分を示す。FIG. 1 is a block diagram of an A/D conversion circuit according to an embodiment of the present invention, FIG. 2 is a graph showing each signal waveform, and FIG. (b) is a graph showing the output signal of the multiplexer in the first voltage determination circuit, and FIG.
It is a block diagram of a D conversion circuit. In the figure, (1) is a front-stage analog circuit, (2) is a rear-stage digital circuit, and (3) is a reference voltage generation section. (4) is the 378 unit, (5) is the converter, (6) is the subtraction unit, (7) is the multiplexer, (8) is the encoder, (9) is the first voltage judgment circuit, (10) is the second A voltage determination circuit (11) is an embodiment of the present invention.
/D conversion circuit (12) is a conventional A/D conversion circuit. Note that the reference numerals in the middle of FIG. 7 indicate the same or corresponding parts.
Claims (1)
pleandHold)部と、基準電圧を発生する基準
電圧発生部と、上記S/H部出力Sと基準電圧発生部か
らの基準電圧の差をとる減算部と、上記S/H部出力と
基準電圧発生部からの基準電圧を比較するコンバレータ
と、上記減算部出力とS/H部出力をコンバレータ出力
により切換えるマルチプレクサと、上記S/H部、基準
電圧発生部、減算部、コンバレータ、マルチプレクサか
らなる電圧判定回路を多段接続し、上記コンバレータか
らのディジタル信号を符号化するエンコーダを備えたA
/D(AnalogtoDigital)変換回路。S/H (Sam) that holds the input analog signal for a certain period of time
a reference voltage generation section that generates a reference voltage, a subtraction section that takes the difference between the S/H section output S and the reference voltage from the reference voltage generation section, and a subtraction section that calculates the difference between the S/H section output S and the reference voltage generation section; A voltage determination device comprising a comparator for comparing reference voltages from the subtractor, a multiplexer for switching between the subtraction section output and the S/H section output using the comparator output, the S/H section, the reference voltage generation section, the subtraction section, the comparator, and the multiplexer. A which connects circuits in multiple stages and includes an encoder that encodes the digital signal from the above-mentioned converter.
/D (Analog to Digital) conversion circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32458290A JPH04192811A (en) | 1990-11-27 | 1990-11-27 | A/d converter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32458290A JPH04192811A (en) | 1990-11-27 | 1990-11-27 | A/d converter circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04192811A true JPH04192811A (en) | 1992-07-13 |
Family
ID=18167431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32458290A Pending JPH04192811A (en) | 1990-11-27 | 1990-11-27 | A/d converter circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04192811A (en) |
-
1990
- 1990-11-27 JP JP32458290A patent/JPH04192811A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070290915A1 (en) | Pipeline A/D converter conterting analog signal to digital signal | |
| JPH0514199A (en) | AD converter | |
| US6229472B1 (en) | A/D converter | |
| JP7641511B2 (en) | A/D converter | |
| KR0169371B1 (en) | Sine/cosine wave generator | |
| JP2993399B2 (en) | D / A converter circuit | |
| JP3816240B2 (en) | Pipeline type A / D converter | |
| JPH04192811A (en) | A/d converter circuit | |
| US4983974A (en) | Analog-to-digital conversion by varying both inputs of a comparator utilizing successive approximation | |
| JPH04207527A (en) | A/D conversion circuit | |
| CN105071810A (en) | Successive approximation register analog-to-digital conversion circuit based on signal autocorrelation | |
| US5973517A (en) | Speed-enhancing comparator with cascaded inventors | |
| JPH05276036A (en) | Offset compensation circuit for A / D converter | |
| JPH0446016B2 (en) | ||
| JP2932973B2 (en) | Analog-to-digital conversion circuit | |
| JPH04127720A (en) | A/D conversion circuit | |
| JPH0821858B2 (en) | Digital-analog converter | |
| JPH0482320A (en) | A/d conversion circuit | |
| US4973973A (en) | Code converter and encoder for converting a unipolar binary coded signal into a bipolar binary coded signal | |
| JPH03237821A (en) | signal converter | |
| JP2904239B2 (en) | A / D conversion circuit | |
| JP2599207B2 (en) | Digital-to-analog converter | |
| JPH03117034A (en) | Over sampling type analog/digital converter | |
| JP4036991B2 (en) | Pipeline type A / D converter | |
| JPH0813003B2 (en) | Analog-to-digital converter |