JPH04207603A - パッケージ - Google Patents

パッケージ

Info

Publication number
JPH04207603A
JPH04207603A JP2337493A JP33749390A JPH04207603A JP H04207603 A JPH04207603 A JP H04207603A JP 2337493 A JP2337493 A JP 2337493A JP 33749390 A JP33749390 A JP 33749390A JP H04207603 A JPH04207603 A JP H04207603A
Authority
JP
Japan
Prior art keywords
conductor layer
package
conductor
isolation
crank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2337493A
Other languages
English (en)
Inventor
Masayuki Abe
真之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2337493A priority Critical patent/JPH04207603A/ja
Publication of JPH04207603A publication Critical patent/JPH04207603A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Waveguides (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、特に数十MHz以上の高周波帯で動作する
半導体装置の高周波用パッケージに関するものである。
〔従来の技術〕
第8図は従来の高周波用パッケージを示す斜視図である
。同図において(1)は導体層、(2)は分布定数線路
、(3)は半導体集積回路、(4)はボンディングワイ
ヤで導体層(1)上に分布定数線路(2)、半導体集積
回路(3)か半田等の接続材で接着されている。又分布
定数線路(2)、半導体集積回路(3)はホンデングワ
イヤ(4)によってそれぞれ接線されている。(5)は
導体層からなるリングで、分布定数線路(2)とはセラ
ミックを介して電気的に分離されている。次に動作につ
いて説明する。上記のように構成された高周波パッケー
ジにおいては、マイクロ波信号は分布定数線路(2)、
ホンディングワイヤ(4)を伝わり半導体集積回路(3
)に入力し、別のホンディングワイヤ(4)分布定数線
路(2)を伝わり出力される。
〔発明か解決しようとする課題〕
従来のパッケージは上記のように構成されているので入
出力ボート間に導体層からなるリングを設けて、信号線
路を伝播するマイクロ波信号以外のマイクロ波信号をシ
ールドするように構成されていたが、完全にシールドで
きない為にパッケージのアイソレーションか悪かった。
したかって増幅器等の能動素子をパッケージに入れた場
合発振等か起こり所望のマイクロ波特性か得られないな
との問題点かあった。
二の発明は上記のような問題点を解消する為になされた
もので、入出力ボート間の距離を従来より延ばしたりボ
ート間に電気的にシールドをほどこすこと(こより、高
アイソレーションなパッケージを得ることを目的とする
〔課題を解決するだめの手段〕
第1の発明に係るパッケージは、基板上に形成された半
導体装置を導体層上に少なくとも1つは有する導体層に
おいて、該導体層3個を接続し、かつ上記第1、第2及
び第2、第3の導体層上の半導体装置をおのおの接続す
るか、または、導体層第1、第2及び第3をコの字型に
接続し、各導体層に囲まれた領域に導体を配しかつ、上
記第1、第2及び第2、第3の導体層上の半導体装置を
おのおの接続したものである。
〔作用〕
この発明におけるパッケージは、信号線路を伝わるマイ
クロ波信号以外の空中を伝播する漏洩マイクロ波信号成
分を減少させることか可能で、高アイソレーシヨン化を
計ることかできる。又、同時に同じ距離でも高密度に実
装する二とかできる。
〔実施例〕
以下、この発明の実施例を図について説明する。
第1図はこの発明の第1の実施例を示す斜視図。
図において(1)は導体層、(2)は分布定数線路、(
3)は半導体集積回路、(4)はホンデンクワイヤで、
該導体層(1)上に分布定数線路(2)、半導体集積回
路(3)を半田付けし、それぞれはホンディングワイヤ
(4)により接続されている。図示のように、導体層(
1)かクランク形になっている為入出力ポート間の距離
か従来より延び空中を伝播するマイクロ波信号か減少し
、アイソレーションか向上するようにしている。
第2図は導体層(1)を同軸クランク型にしたパンケー
ジの第2の実施例を示す側断面図である。図中て導体層
(11に導体(5)を上下に動かし調整することて、パ
ッケージの共振を抑制することか可能てあり、又導体(
5)か入出力ポート間に設置されることて電気的に両ポ
ート間はシールドされた状態となり、両ポート間のアイ
ソレーションか向上する。
第3図、第4図は導体層(1)をクランク型にした他の
実施例を示す側断面図。第5図、第6図は導体層(1)
をクランク型にしたパッケージの他の実施例を示す上面
図である。第3図〜第6図のように導体層(1)のクラ
ンク形状を上下、左右任意に組み合わせた形状にしても
第1の実施例と同様の効果か得られる。第7図は導体層
(1)を同軸クランク型にしたパッケージの他の実施例
を示す側断面図である。同図のように導体層(11に挿
入する導体(5)の形状を歯型にすることにより共振周
波数か第2の実施例よりも高くなり、より高周波で使用
可能な高アイソレーシヨンパッケージとなる。
〔発明の効果〕
以上のように、この発明によれば導体層lをクランク形
にしたので、入出力ポート間の距離を延ばすことができ
るため、空中を伝播するマイクロ波を減少することがで
きパッケージを高アイソレーシヨン化でき、又高密度に
実装することか可能となる効果か得られる。(第1図)
さらに同軸クランク形にした導体層(1)に同軸状に導
体(5)を挿入したことにより、入出力ポート間に信号
線路以外の電気的シールドをはとこすようにしたことに
より、パッケージを高アイソレーシヨン化でき、高密度
実装化できる。(第2図)第3〜6図の実施例は導体層
(1)のクランク形状を左右上下に任意に連続させるよ
うにしたのて、パンケージの高アイソレーシヨン化でき
る上に、任意のチップに対応した高密度実装化てきる。
第7図の実施例は第2の実施例での導体(5)の形状を
歯形にしたことにより、第2の実施例よりより高周波ま
で使用可能な高アイソレーシヨンパッケージとなる。
【図面の簡単な説明】
第1図はこの発明の一実施例によるパッケージを示す斜
視図。第2図はこの発明の第2の実施例を示す断面側面
図、第3〜第6図はこの発明の第1の実施例に係る他の
実施例を示す断面側面図。 第7図はこの発明の第2の実施例に係る他の実施例を示
す断面側面図、第8図は従来のパッケージを示す斜視図
である。図において、(1)は導体層、(2)は分布定
数線路、(3)は半導体集積回路、(4)はポンディン
グワイヤ、(5)は導体である。 なお、図中、同一符号は同一、又は相当部分を示す。 代  理  人   大  岩  増  雄第1図 第2図 1、導体層 1分布定数線路 3、半導体集積回路 4、ボンディングワイヤ 5、導体 第3図 4、ボンディングワイヤ 第5図 第6図 第7図 1.導体管 2、分布定数線路 3、半導体集積回路 4ボンデイングワイヤ 5、導体 第8図 6、リング−

Claims (1)

    【特許請求の範囲】
  1.  基板上に形成された半導体装置を半導体層上に少なく
    とも1つは有する導体層において、第1〜第3の導体層
    3個をクランク型又は同軸クランク型に接続し、上記第
    1、第2及び、第2、第3の導体層上の半導体装置をお
    のおの接続したことを特徴とするパッケージ。
JP2337493A 1990-11-30 1990-11-30 パッケージ Pending JPH04207603A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2337493A JPH04207603A (ja) 1990-11-30 1990-11-30 パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2337493A JPH04207603A (ja) 1990-11-30 1990-11-30 パッケージ

Publications (1)

Publication Number Publication Date
JPH04207603A true JPH04207603A (ja) 1992-07-29

Family

ID=18309171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2337493A Pending JPH04207603A (ja) 1990-11-30 1990-11-30 パッケージ

Country Status (1)

Country Link
JP (1) JPH04207603A (ja)

Similar Documents

Publication Publication Date Title
US5138436A (en) Interconnect package having means for waveguide transmission of rf signals
US5057805A (en) Microwave semiconductor device
EP0595346B1 (en) Composite microwave module assembly and its connection structure
EP0157505B1 (en) High-frequency semiconductor device
JPH09321215A (ja) マイクロ波回路用パッケージ
JP2000058691A (ja) ミリ波半導体装置
JPH03212006A (ja) 高周波回路用パッケージ
JPH09232904A (ja) Sawフィルタ用セラミックパッケージ
US5523621A (en) Semiconductor device having a multilayer ceramic wiring substrate
US7098531B2 (en) Jumper chip component and mounting structure therefor
JP2571029B2 (ja) マイクロ波集積回路
JP3983456B2 (ja) 多層基板モジュール
JPH11330298A (ja) 信号端子付パッケージおよびそれを用いた電子装置
JP2010272585A (ja) フリップチップ実装構造
JPH04207603A (ja) パッケージ
JP3565979B2 (ja) 高周波用半導体装置
JP3881156B2 (ja) 180度分配器
JP3569481B2 (ja) ミリ波半導体装置
JPH1093012A (ja) 高周波集積回路装置
JP3939059B2 (ja) 高周波パッケージ
JP3996330B2 (ja) 高周波パッケージ
JPH02271656A (ja) 多層化マイクロ波集積回路
JP2661570B2 (ja) 高周波装置
JPH04183001A (ja) マイクロ波ic用パッケージ
JPH081918B2 (ja) 超高周波帯実装構造