JPH04207704A

JPH04207704A - 逓倍装置

Info

Publication number: JPH04207704A
Application number: JP33855290A
Authority: JP
Inventors: Keiichi Okuyama; 慶一奥山; Chitaka Konishi; 小西　千隆; Tsutomu Tajima; 勉田島; Mikito Yagyu; 柳生　幹人
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-11-30
Filing date: 1990-11-30
Publication date: 1992-07-29
Anticipated expiration: 2013-09-17
Also published as: JP2797709B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、光中継回路のクロック信号の逓倍装置に利用
する。特に、光中継回路で局内側の低速クロック信号を
伝送路の高速クロック信号に逓倍する逓倍装置に関する
ものである。

〔概要〕

本発明は逓倍装置において、逓倍回路の出力に片端が開放終端または短絡終端された
線路状のフィルタ手段を設けてｎ倍の周波数成分を有す
るクロック信号を選択することにより、阻止域減衰量の大きな狭帯域バンドパスフィルタを必要
とすることなく、逓倍回路の出力周波数の高調波成分を
抑圧し、逓倍された周波数のクロック信号を正弦波とし
て取出すことができるようにしたものである。

〔従来の技術〕

第９図は逓倍装置の逓倍回路の周波数特性を示す図であ
る。第１０図は従来例の逓倍装置のブロック構成図であ
る。第１１図は従来例の逓倍装置の狭帯域フィルタの周
波数選択特性を示す図である。

従来、逓倍装置は、第１０図に示すように人力クロック
信号を逓倍回路１により逓倍した後に、阻止域減衰量が
大きく、狭帯域フィルタ２１により必要な周波数成分の
みを抜取る構成となっていた。

次に動作について説明する。以下の説明では３００ＭＨ
ｚを入力して８逓倍を行い、２．４ＧＨｚの正弦波を得
る逓倍回路１について説明するが、周波数および倍数は
この限りではない。

まず、第１０図の構成の逓倍回路１に３００　Ｍ　Ｈｚ
のクロック信号を人力したとき、逓倍回路１の出力から
は、第９図に示すようなスペクトラムを持つクロック信
号が得られる。このタロツク信号は人力周波数である３
００ＭＨｚの整数倍の周波数にスペクトラム成分を持っ
ている。このクロック信号に対して、第１１図に示すよ
うな損出特性を持つ狭帯域フィルタ２１を第１０図に示
す位置に挿入することにより、狭帯域フィルタ２１の通
過帯域である２、　４ＧＨｚのクロック信号を取出すこ
とができる。

〔発明が解決しようとする課題〕

しかし、このような従来例の逓倍装置では、入力周波数
の整数倍のスペクトラムを抑圧するため、阻止域減衰量
の大きな狭帯域バンドパスフィルタを必要とする欠点が
あった。

また、阻止域減衰量が十分でないバンドパスフィルタを
用いた場合には．入力周波数の整数倍の周波数成分が出
力に重畳される欠点があった。

本発明は上記の欠点を解決するもので、阻止域減衰量の
大きな狭帯域バンドパスフィルタを必要とすることなく
、逓倍回路の出力周波数の高調波成分を抑圧し、逓倍さ
れた周波数のクロック信号を正弦波として取出すことが
できる逓倍装置を提供することを目的とする。

〔課題を解決するための手段〕

本発明は、入力するクロック信号の２以上の整数ｎ倍の
周波数成分を有するクロック信号を出力する逓倍回路を
備えた逓倍装置において、上記逓倍回路の出力に接続さ
れ片端が開放終端または短絡終端された上記ｎ倍の周波
数成分のクロック信号を選択する周波数選択特性を有す
る線路状の狭帯域フィルタ手段を備えたことを特徴とす
る。

また、本発明は、上記逓倍回路と上記狭帯域フィルタ手
段との間に挿入され上記ｎ倍の周波数成分のクロック信
号を通過する広帯域バンドパスフィルタを備えることが
できる。

さらに、本発明は、上記狭帯域フィルタ手段は同軸線路
で構成されることができる。

また、本発明は、上記狭帯域フィルタ手段は片端が開放
終端または短絡終端された上記ｎ倍の周波数成分のクロ
ック信号を選択する周波数選択特性を有するストリップ
ラインによる遅延回路で構成されることができる。

さらに、本発明は、上記狭帯域フィルタ手段は片端がコ
ンデンサを介して共通電位に接続された上記ｎ倍の周波
数成分のクロック信号を選択する周波数選択特性を有す
るストリップラインによる遅延回路で構成されることが
できる。

また、本発明は、上記コンデンサがその容量を調整可能
なコンデンサであることができる。

さらに、本発明は、上記逓倍回路と上記狭帯域フィルタ
手段との間に上記広帯域バンドパスフィルタの代わりに
第一のインピーダンス整合回路が挿入され、この第一の
インピーダンス整合回路の出力に接続された第二のイン
ピーダンス整合回路とを備えることができる。

また、本発明は、上記第一のインピーダンス整合回路は
そのゲートが上記逓倍回路の出力に第一のコンデンサを
介して接続され、そのソースが共通電位に接続され、そ
のドレインが上記狭帯域フィルタ手段および第一の抵抗
を介して電源に接続された第一の電界効果型トランジス
タであり、上記第二のインピーダンス整合回路はそのゲ
ートが上記第一の電界効果型トランジスタのドレインに
第二のコンデンサを介して接続され、そのソースが共通
電位に接続され、そのドレインが第二の抵抗を介して上
記電源に接続された第二の電界効果型トランジスタであ
ることができる。

〔作用〕

逓倍回路の出力に接続され片端が開放終端または短絡終
端された線路状Ω狭帯域フィルタ手段で逓倍回路の出力
からｎ倍の周波数成分のクロック信号を選択する。

また、狭帯域フィルタ手段は同軸線路で構成されること
ができる。

以上により阻止域減衰量の大きな狭帯域バンドパスフィ
ルタを必要とすることなく、逓倍回路の出力周波数の高
調波成分を抑圧し、逓倍された周波数のクロック信号を
正弦波として取出すことができる。

〔実施例〕

本発明の実施例について図面を参照して説明する。第１
図は本発明第一実施例逓倍装置のブロック構成図である
。第１図において、逓倍装置は、人力するクロック信号
の２以上の整数ｎ倍（たとえば８倍）の周波数成分を有
するクロック信号を出力する逓倍回路１を備える。

ここで本発明の特徴とするところは、逓倍回路１の出力
に接続され片端が開放終端または短絡終端された上記ｎ
倍の周波数成分のクロック信号を選択する周波数選択特
性を有する線路状の狭帯域フィルタ手段を備えたことに
ある。

上記狭帯域フィルタ手段は３個の同軸線路を含む同軸線
路フィルタ２で構成される。

このような構成の逓倍装置の動作について説明する。第
２図は本発明第一実施例逓倍装置の同軸回路の周波数選
択特性を示す図である。第２図（ａ）、第２図（ｂ）、
第２図（Ｃ）はそれぞれ４．８ＧＨｚのλ／４．２．４
ＧＨｚのλ／４．１．２ＧＨ２（７）λ／４の電気長か
らなる片端が開放終端された同軸線路の周波数選択特性
を示す図である。第２図（ｄ）は上記３個の同軸線路の
周波数選択特性を合成した同軸線路フィルタの周波数選
択特性を示す図である。

まず、第１図の構成の逓倍回路に３００　ＭＨｚのクロ
ック信号を入力したとき、逓倍回路１の出力からは、第
９図に示すようなスペクトラムを持つクロック信号が得
られる。このクロック信号は入力周波数である３００Ｍ
Ｈｚの整数倍の周波数成分を持っている。

逓倍回路１の出力クコツク信号に、片端が解放または短
絡終端された同軸線路からなる周波数選択特性を持つフ
ィルタを接続することで、３００ＭＨｚの高調波成分の
うち８逓倍クロックである２、　４ＧＨｚのクロック成
分のみを取出し、正弦波として出力することができる。

いま、４．８ＧＨｚのλ／４の電気長からなる片端が解
放終端された同軸線路により、第２図（ａ）に示すよう
な周波数選択特性を有するフィルタを構成することがで
きる。同様に２．４ＧＨｚのλ／４．１．２ＧＨ２のλ
／４の電気長からなる片端が解放終端された同軸線路に
より、第２図（ｂ）および第２図（Ｃ）に示すようなフ
ィルタを構成することができる。

上記３種類のフィルタを逓倍回路１の出力に接続するこ
とにより、第２図（ｄ）に示すような周波数選択特性の
クロック信号を出力することができる。

第３図は本発明第二実施例逓倍装置のブロック構成図で
ある。第４図は本発明第二実施例逓倍装置の同軸線路フ
ィルタの周波数選択特性を示す図である。第５図は本発
明第二実施例逓倍装置の広帯域バンドパスフィルタおよ
び同軸線路フィルタの周波数選択特性を示す図である。

人力３００ＭＨｚの８逓倍回路の場合につき、動作を説
明する。なお．入力周波数および逓倍数はこの限りでは
ない。

まず、第３図において、２Ａは同軸線路フィルタおよび
３は広帯域バンドパスフィルタを示す。

逓倍回路１に３００ＭＨｚのクロック信号を人力したと
き、逓倍回路１の出力からは、第９図に示すスペクトラ
ムを持つ出力クロック信号が得られる。この出力クロッ
ク信号は入力周波数である３ＱＱＭＨｚの整数倍の周波
数成分を持っている。

逓倍回路１の出力クロック信号に、広帯域バンドパスフ
ィルタ２を接続した場合に、出力クロック信号の周波数
の近傍において．入力クロック信号の高調波成分が減衰
されずに残る。広帯域バンドパスフィルタ３の後段に片
端が解放終端または短絡終端された同軸線路からなり、
周波数選択特性を持つ同軸線路フィルタ２Ａを接続する
ことで、出力クロック信号の３００ＭＨｚの高調波成分
のうち８逓倍のクロック信号である２、　４ＧＨｚのク
ロック信号成分のみを取出し、正弦波として出力するこ
とができる。

いま、１．２ＧＨｚのλ／４の電気長からなる片端が解
放終端された同軸線路により、第４図に示すような周波
数選択特性を有する同軸線路フィルタ２Ａを構成するこ
とができる。同軸線路フィルタ２Ａを逓倍回路１の出力
に接続することにより、第５図に示すような周波数選択
特性を有するフィルタを構成することができる。

第６図は本発明第三実施例逓倍装置のブロック構成図で
ある。入力３００Ｍｆｌｚの８逓倍の逓倍回路１の場合
につき、動作を説明する。なお．入力周波数および逓倍
数はこの限りではない。

まず、第６図において、４は遅延素子を示す。

逓倍回路に３００ＭＨｚのクロック信号を入力したとき
、逓倍回路１の出力からは、第９図のようなスペクトラ
ムを持つ出力クロック信号が得られる。このクロック信
号は入力周波数である３００ＭＨｚの整数倍の周波数成
分を持っている。

逓倍回路１の出力クロック信号に、広帯域バンドパスフ
ィルタ３を接続した場合に、出力クロック信号の周波数
の近傍で、入力クロック信号の高調波成分が減衰されず
に残る。広帯域バンドパスフィルタ３の後段に、片端が
解放終端または短絡終端されたストリップラインによる
遅延素子からなり周波数選択特性を持つ遅延素子４を接
続することで、出力クロック信号の３００ＭＨｚの高調
波成分のうち８逓倍クロックである２、　４ＧＨｚのク
ロック成分のみを取出し、正弦波として出力することが
できる。

いま、１．２ＧＨｚのλ／４の電気長からなる片端が解
放終端されたス）　ＩＪツブラインによる遅延素子によ
り、第４図に示すような周波数選択特性を有する遅延素
子４を構成することができる。遅延素子４を逓倍回路１
の出力に接続することにより、第５図に示すような周波
数選択特性を有するフィルタを構成することができる。

第７図は本発明第四実施例逓倍装置のブロック構成図で
ある。

入力３００ＭＨｚの８逓倍回路の場合につき動作を説明
する。なお．入力周波数および逓倍数はこの限りではな
い。

まず、第７図において、４は遅延素子および５はコンデ
ンサを示す。逓倍回路１に３００ＭＨｚのクロック信号
を人力したとき、逓倍回路１の出力からは、第９図に示
すスペクトラムを持つ出力クロック信号が得られる。こ
の出力クロック信号は入力周波数である３　００　！Ａ
　Ｈｚの整数倍の周波数成分を持っている。

逓倍回路１の出力クロック信号に、広帯域バンドパスフ
ィルタ３を接続した場合に、出力り口・ツク信号の周波
数の近傍において、入力クロック信号の高調波成分が減
衰されずに残る。広帯域バンドパスフィルタ３の後段に
、片端がコンデンサ５を介し共通電位に接続されたスト
リップラインによる遅延素子４からなり周波数選択特性
を持つ遅延素子４を接続することで、出力クロック信号
の３００　ＭＨｚの高調波成分のうち８逓倍のクロック
信号である２、　４ＧＨｚのクロック成分のみを取出し
、正弦波として出力することができる。

いま、１．２ＧＨｚのλ／４の電気長からなる片端がコ
ンデンサ５を介し基準電位に接続されたストリップライ
ンによる遅延素子により、第４図に示すような周波数選
択特性を有するフィルタ４を構成することができる。遅
延素子４を前記逓倍回路の出力に接続することにより、
第５図に示すような周波数選択特性を有するフィルタを
構成することができる。また、コンデンサ５の容量を変
えることにより、遅延素子４の電気長を変えることなく
周波数選択特性を微調整することができる。

第８図は本発明第五実施例逓倍装置のブロック構成図で
ある。

第８図において、６．９はコンデンサ、７．１０は電界
型効果トランジスタ、８．１１は抵抗および４１〜４３
は遅延素子を示す。逓倍回路１に３００ＭＨｚのクロッ
ク信号を人力したとき、逓倍回路１の出力からは、第９
図のようなスペクトラムを持つクロック信号が得られる
。そのクロック信号は入力周波数である３００ＭＨｚの
整数倍の周波数成分を持っている。

逓倍回路１の出力クロック信号に、片端が解放終端また
は短絡終端された遅延素子４Ｉ〜４３からなり周波数選
択特性を持つフィルタを接続することで、３００ＭＨｚ
の高調波成分のうち８逓倍のクロック信号である２、　
４ＧＨｚのクロック成分のみを取出し、正弦波として出
力することができる。

いま、第８図の遅延素子４．に示す４．８ＧＨｚのλ／
４の電気長からなる片端が解放終端された遅延素子によ
り、第２図（ａ）に示すような周波数選択特性を有する
フィルタを構成することができる。同様に第８図の遅延
素子４□、４３に示す２．４ＧＨｚのλ／４．１．２Ｇ
Ｈｚのλ／４の電気長からなる片端が解放終端された遅
延素子により、第２図（ｂ）および第２図（Ｃ）に示す
ようなフィルタを構成することができる。さらに上記３
種類のフィルタを３段接続し、そのフィルタの入出力部
に電界効果型トランジスタ７．１０で構成したインピー
ダンス整合回路を設けた形で逓倍回路１の出力に接続す
ることにより第２図（ｄ）に示すような周波数選択特性
を有するフィルタを構成することが可能である。

〔発明の効果〕

以上説明したように、本発明は、阻止域減衰量の大きな
狭帯域バンドパスフィルタを必要とすることなく、逓倍
回路の出力周波数の高調波成分を抑圧し、逓倍された周
波数のクロック信号を正弦波として安定に取出すことが
できる。

【図面の簡単な説明】

第１図は本発明第一実施例逓倍装置のブロック構成図。第２図は本発明第一実施例逓倍装置の同軸回路の周波数
選択特性を示す図。第３図は本発明第二実施例逓倍装置のブロック構成図。第４図は本発明第二実施例逓倍装置の同軸線路フィルタ
の周波数選択特性を示す図。第５図は本発明第二実施例逓倍装置の広帯域バンドパス
フィルタおよび同軸線路フィルタの周波数選択特性を示
す図。第６図は本発明第三実施例逓倍装置のブロック構成図。第７図は本発明第四実施例逓倍装置のブロック構１５！
２図。第８図は本発明第五実施例逓倍装置のブロック構成図。第９図は逓倍装置の逓倍回路の周波数特性を示す図。第１０図は従来例の逓倍装置のブロック構成図である。第１１図は従来例の逓倍装置の狭帯域フィルタの周波数
選択特性を示す図。１・・・逓倍回路、２．２Ａ・・・同軸線路フィルタ、
３・・・広帯域バンドパスフィルタ、４．４、〜４３・
・・遅延素子、５．６．９・・・コンデンサ、７．１０
・・・電界効果型トランジスタ、８．１１・・・抵抗、
２１・・・狭帯域フィルタ。

Claims

【特許請求の範囲】

１．入力するクロック信号の２以上の整数ｎ倍の周波数
成分を有するクロック信号を出力する逓倍回路を備えた
逓倍装置において、上記逓倍回路の出力に接続され片端が開放終端または短
絡終端された上記ｎ倍の周波数成分のクロック信号を選
択する周波数選択特性を有する線路状の狭帯域フィルタ
手段を備えたことを特徴とする逓倍装置。
２．上記逓倍回路と上記狭帯域フィルタ手段との間に挿
入され上記ｎ倍の周波数成分のクロック信号を通過する
広帯域バンドパスフィルタを備えた請求項１記載の逓倍
装置。
３．上記狭帯域フィルタ手段は同軸線路で構成された請
求項１または請求項２記載の逓倍装置。
４．上記狭帯域フィルタ手段は片端が開放終端または短
絡終端された上記ｎ倍の周波数成分のクロック信号を選
択する周波数選択特性を有するストリップラインによる
遅延回路で構成された請求項２記載の逓倍装置。
５．上記狭帯域フィルタ手段は片端がコンデンサを介し
て共通電位に接続された上記ｎ倍の周波数成分のクロッ
ク信号を選択する周波数選択特性を有するストリップラ
インによる遅延回路で構成された請求項２記載の逓倍装
置。
６．上記コンデンサがその容量を調整可能なコンデンサ
である請求項５記載の逓倍装置。
７．上記逓倍回路と上記狭帯域フィルタ手段との間に上
記広帯域バンドパスフィルタの代わりに第一のインピー
ダンス整合回路が挿入され、この第一のインピーダンス
整合回路の出力に接続された第二のインピーダンス整合
回路とを備えた請求項４記載の逓倍装置。
８．上記第一のインピーダンス整合回路はそのゲートが
上記逓倍回路の出力に第一のコンデンサを介して接続さ
れ、そのソースが共通電位に接続され、そのドレインが
上記狭帯域フィルタ手段および第一の抵抗を介して電源
に接続された第一の電界効果型トランジスタであり、上
記第二のインピーダンス整合回路はそのゲートが上記第
一の電界効果型トランジスタのドレインに第二のコンデ
ンサを介して接続され、そのソースが共通電位に接続さ
れ、そのドレインが第二の抵抗を介して上記電源に接続
された第二の電界効果型トランジスタである請求項７記
載の逓倍装置。