JPH02192205A - 周波数２逓倍器 - Google Patents
周波数２逓倍器Info
- Publication number
- JPH02192205A JPH02192205A JP1090889A JP1090889A JPH02192205A JP H02192205 A JPH02192205 A JP H02192205A JP 1090889 A JP1090889 A JP 1090889A JP 1090889 A JP1090889 A JP 1090889A JP H02192205 A JPH02192205 A JP H02192205A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- drain
- frequency
- signal
- wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の目的１
（産業上の利用分野）
本発明はデュアルゲート電界効果トランジスタを用いた
周波数２逓倍器に関する。
周波数２逓倍器に関する。
（従来の技術）
マイクロ波の周波数逓倍器は所望の出力レベル、周波数
安定度雑音性能等を有する高い周波数の信号が直接発信
等で得られない場合に用いる。今後通信等における使用
周波数帯の高周波化、例えばミリ波化により逓倍器はま
すます重要な部品となってくる。
安定度雑音性能等を有する高い周波数の信号が直接発信
等で得られない場合に用いる。今後通信等における使用
周波数帯の高周波化、例えばミリ波化により逓倍器はま
すます重要な部品となってくる。
逓倍器に利用する非線形素子としてダイオード。
電界効果トランジスタ（ＦＥＴ）等がある。 ＦＥＴを
用いた場合、変換利得が期待でき今後発展が予想される
モノリシックマイクロ波集積回路（ＭＭＩＣ）に適して
いる。
用いた場合、変換利得が期待でき今後発展が予想される
モノリシックマイクロ波集積回路（ＭＭＩＣ）に適して
いる。
第３図にシングルゲートＦＥＴ （ＳＧＦＥＴ）を用い
た周波数２逓倍器の従来例を示す、なお簡単のためバイ
アス回路は省略しである。同図において、１０１は５Ｇ
ＦＥＴ、１０２は基本周波数（ｆｏ）に対する整合回路
、１０３は周波数２逓倍波（２ｆｏ）に対する整合回路
である。
た周波数２逓倍器の従来例を示す、なお簡単のためバイ
アス回路は省略しである。同図において、１０１は５Ｇ
ＦＥＴ、１０２は基本周波数（ｆｏ）に対する整合回路
、１０３は周波数２逓倍波（２ｆｏ）に対する整合回路
である。
基本周波数信号は、入力端子１０４より印加し、ＦＥＴ
のゲートを励振する。ＦＥＴは通常ピンチオフ近傍にバ
イアスされるので、ゲートの非線形によりＦＥＴのドレ
イン（ｂ）点には ｆｏ、 ２ｆｏ、 ３ｆｏ−ｎｆｏ−−−−（１）の高
周波成分が発生する。
のゲートを励振する。ＦＥＴは通常ピンチオフ近傍にバ
イアスされるので、ゲートの非線形によりＦＥＴのドレ
イン（ｂ）点には ｆｏ、 ２ｆｏ、 ３ｆｏ−ｎｆｏ−−−−（１）の高
周波成分が発生する。
帯域通過濾波器（以下ＢＰＦと略称）１０５により２ｆ
。
。
の波だけを出力端子１０６より取出す。
一般に、前記（ｂ）点よりＢＰＦ側をみたｆｏに対する
終端条件は、変換効率を高めるため短絡、あるいは開放
状態に選ぶ。しかし、（ｂ）点でＦＥＴ側に反射したｆ
ｏの波は、ＦＥＴの帰還容量（Ｃｒ）によりＣ，を介し
てＦＥＴのゲートにあられれる。このｆｏの波は、ゲー
トに印加される基本周波数信号に干渉し、入力側のｆＯ
に対する整合が非常に取りにくくなることがあった。そ
こで１通常（ｂ）点よりＢＰＦ側をみた終端条件は短絡
あるいは開放の点よりわずかに誘導性に選ぶことが多い
、これにより整合の取りにくい点は解消されるが、逓倍
器の負荷が誘導性の場合には発振等の不安定動作を起こ
すことがあった。
終端条件は、変換効率を高めるため短絡、あるいは開放
状態に選ぶ。しかし、（ｂ）点でＦＥＴ側に反射したｆ
ｏの波は、ＦＥＴの帰還容量（Ｃｒ）によりＣ，を介し
てＦＥＴのゲートにあられれる。このｆｏの波は、ゲー
トに印加される基本周波数信号に干渉し、入力側のｆＯ
に対する整合が非常に取りにくくなることがあった。そ
こで１通常（ｂ）点よりＢＰＦ側をみた終端条件は短絡
あるいは開放の点よりわずかに誘導性に選ぶことが多い
、これにより整合の取りにくい点は解消されるが、逓倍
器の負荷が誘導性の場合には発振等の不安定動作を起こ
すことがあった。
（発明が解決しようとする課題）
以上述べてきた様に従来の５ＧＦＥ！Ｔ逓倍器では帰還
容量の影響により入力側の整合が取りにくかったり、発
振等の不安定動作をおこしたりしていた。
容量の影響により入力側の整合が取りにくかったり、発
振等の不安定動作をおこしたりしていた。
本発明はＦＥＴの帰還容量による入力側の整合の取りに
くいことと、不安定動作の解消した周波数２逓倍器を提
供することを目的とする。
くいことと、不安定動作の解消した周波数２逓倍器を提
供することを目的とする。
（課題を解決するための手段）
この発明にかかる周波数２逓倍器は、デュアルゲート電
界効果トランジスタに対し、ソースを接地し、第１ゲー
トとドレイン間を基本周波数に対し適当な位相遅延をつ
けて高周波的に接続し、第２ゲートに基本周波数信号を
印加し、かつドレインに帯域通過濾波器を接続しこれよ
り周波数２逓倍信号を取出すことを特徴とする。
界効果トランジスタに対し、ソースを接地し、第１ゲー
トとドレイン間を基本周波数に対し適当な位相遅延をつ
けて高周波的に接続し、第２ゲートに基本周波数信号を
印加し、かつドレインに帯域通過濾波器を接続しこれよ
り周波数２逓倍信号を取出すことを特徴とする。
（作 用）
本発明の周波数２逓倍器ではＤＧＦＥＴのドレイン端で
反射したｆｏの波が帰還容量を介して第２ゲートにあら
れれる波と、位相遅延回路を介して第１ゲートに入射し
第２ゲートにあられれる波との位相差が１８０℃になる
様に選べば、帰還容量の影響を取除くことができる。
反射したｆｏの波が帰還容量を介して第２ゲートにあら
れれる波と、位相遅延回路を介して第１ゲートに入射し
第２ゲートにあられれる波との位相差が１８０℃になる
様に選べば、帰還容量の影響を取除くことができる。
また、本発明の周波数２逓倍器では、ＤＧＦＥＴの乗算
機能を利用するため、ＦＥＴの非線形動作で発生する高
周波を取出す様な５ＧＦＨＴ ２逓倍器より変換利得が
高いという利点もある。
機能を利用するため、ＦＥＴの非線形動作で発生する高
周波を取出す様な５ＧＦＨＴ ２逓倍器より変換利得が
高いという利点もある。
（実施例）
以下、本発明の一実施例につき、第１図および第２図を
参照して説明する。
参照して説明する。
第１図に本発明にかかる周波数２逓倍器の回路図を示す
。なお、従来例において第３図につき説明した各部と変
わらない部分については、図面に従来と同じ符号をつけ
て示し、説明を省略する。
。なお、従来例において第３図につき説明した各部と変
わらない部分については、図面に従来と同じ符号をつけ
て示し、説明を省略する。
第１図において、１１は逓倍用デュアルゲート電界効果
トランジスタ（以下ＤＧＦＥＴと略称する）、１２は位
相遅延回路でこれによりＤＧＦＥＴのドレインと第１ゲ
ートは高周波的に接続されている。
トランジスタ（以下ＤＧＦＥＴと略称する）、１２は位
相遅延回路でこれによりＤＧＦＥＴのドレインと第１ゲ
ートは高周波的に接続されている。
第２図はＤＧＦＥＴの静特性を示す図である。本発明の
周波数２逓倍器では、ＤＧＦＥＴはピンチオフ近傍（第
２図Ａ、Ｂ）あるいはＩＤ５Ｓ （ソース接地でソース
・ゲート間を短絡しドレイン電圧ＶＤＳを印加したとき
のドレイン電流）近傍（第２図Ｃ）にバイアスする。こ
こで基本周波数（ｆｏ）信号が入力端子１０４に印加さ
れると、ＤＧＦＥＴＩＩはその信号電圧によりドレイン
・ソース間電流（Ｉｎｓ）が矩形波状にスイッチングす
る。これにより、ＤＧＦＥＴＩＩのドレイン端（ａ）点
には ｆｏ、 ３ｆｏ、 ５ｆｏ、 −（２ｎ−１）ｆｏ、
−−−（２）の信号があられれる。ここで簡単の
ためｆｏのみを考える１本発明の周波数２逓倍器では（
ａ）点よりＢＰＦ１０５側をみた終端条件を開放状態に
選ぶ（発振停止の防止）、これにより、ＢＰＦで反射し
たｆＯの波はＤＧＦＥＴＩＩのドレインに入射するもの
と位相遅延回路１２を介して第１ゲートに入射するもの
とにわかれる。ここで、ドレインより入射し帰還容量を
介して第２ゲートにあられれる波と、第１ゲートより入
射し第２ゲートにあられれる波との位相差が１８０℃に
なる様に位相遅延回路を選べば互いに打消し合い帰還容
量の影響は取除くことができ、入力の整合が取りやすく
なる。また、第１ゲートより入射した波はＤＧＦＥＴＩ
Ｉの乗算機能により第２ゲートに印加される基本周波数
信号と混合され、結果、ＤＧＦＥＴＩＩのドレイン端（
ａ）には直流と２ｆｏがあられれる。ここで２ｆｏの波
だけをＢＰＦより選択し、出力端子１０６により周波数
２逓倍信号を取出すことができる。
周波数２逓倍器では、ＤＧＦＥＴはピンチオフ近傍（第
２図Ａ、Ｂ）あるいはＩＤ５Ｓ （ソース接地でソース
・ゲート間を短絡しドレイン電圧ＶＤＳを印加したとき
のドレイン電流）近傍（第２図Ｃ）にバイアスする。こ
こで基本周波数（ｆｏ）信号が入力端子１０４に印加さ
れると、ＤＧＦＥＴＩＩはその信号電圧によりドレイン
・ソース間電流（Ｉｎｓ）が矩形波状にスイッチングす
る。これにより、ＤＧＦＥＴＩＩのドレイン端（ａ）点
には ｆｏ、 ３ｆｏ、 ５ｆｏ、 −（２ｎ−１）ｆｏ、
−−−（２）の信号があられれる。ここで簡単の
ためｆｏのみを考える１本発明の周波数２逓倍器では（
ａ）点よりＢＰＦ１０５側をみた終端条件を開放状態に
選ぶ（発振停止の防止）、これにより、ＢＰＦで反射し
たｆＯの波はＤＧＦＥＴＩＩのドレインに入射するもの
と位相遅延回路１２を介して第１ゲートに入射するもの
とにわかれる。ここで、ドレインより入射し帰還容量を
介して第２ゲートにあられれる波と、第１ゲートより入
射し第２ゲートにあられれる波との位相差が１８０℃に
なる様に位相遅延回路を選べば互いに打消し合い帰還容
量の影響は取除くことができ、入力の整合が取りやすく
なる。また、第１ゲートより入射した波はＤＧＦＥＴＩ
Ｉの乗算機能により第２ゲートに印加される基本周波数
信号と混合され、結果、ＤＧＦＥＴＩＩのドレイン端（
ａ）には直流と２ｆｏがあられれる。ここで２ｆｏの波
だけをＢＰＦより選択し、出力端子１０６により周波数
２逓倍信号を取出すことができる。
一般にソース接地したＤＧＦＥＴ １１は、第１ゲート
より信号を入力した場合、ＤＧＦＥＴは増幅機能を持つ
、従って、ドレイン端より第１ゲートに入射したｆｏの
波はここで増幅され、その後、第２ゲートより印加した
基本周波数信号と混合される。即ち、本発明の周波数２
逓倍器は、基本周波数信号増幅器と周波数変換器に分け
て考えることができる。
より信号を入力した場合、ＤＧＦＥＴは増幅機能を持つ
、従って、ドレイン端より第１ゲートに入射したｆｏの
波はここで増幅され、その後、第２ゲートより印加した
基本周波数信号と混合される。即ち、本発明の周波数２
逓倍器は、基本周波数信号増幅器と周波数変換器に分け
て考えることができる。
従って、ＦＥＴの非線形動作で発生する高調波成分を取
出す様な５ＧＦＥＴ逓倍器に比べ、増幅機能を有するた
め変換利得は大きくなる。
出す様な５ＧＦＥＴ逓倍器に比べ、増幅機能を有するた
め変換利得は大きくなる。
一般に、５ＧＦＥＴ逓倍器の変換利得はＯｄＢ〜４ｄＢ
程度であるが、本発明による逓倍器の変換利得は５ｄＢ
〜６ｄＢ程度期待できる。
程度であるが、本発明による逓倍器の変換利得は５ｄＢ
〜６ｄＢ程度期待できる。
以上述べたように、本発明によれば入力の整合が取りや
すく、動作が安定で、しかも変換利得の優れた周波数２
逓倍器を提供することができる顕著な利点がある。
すく、動作が安定で、しかも変換利得の優れた周波数２
逓倍器を提供することができる顕著な利点がある。
第１図は本発明にかかるＤＧＦＥＴ周波数２逓倍器の等
価回路図、第２図はＤＧＦＩＩ！Ｔの静特性図、第３図
は従来の５ＧＦＥＴ周波数２逓倍器の等価回路図である
。 １１ ０ＧＦＥＴ １２− 位相遅延回路１０２、１０
３ 整合回路１０４
入力端子１０５−−−−−−一−−−一−−−−
−一−−一帯域通過濾波器代理人 弁理士 大 胡 典
夫 ＩＩ ： ＤＣｒＦＬＴ 第１図 第 ３ｒｌ！Ｊ Ｖｏｓｏ ＶＥＩＳ 第２図
価回路図、第２図はＤＧＦＩＩ！Ｔの静特性図、第３図
は従来の５ＧＦＥＴ周波数２逓倍器の等価回路図である
。 １１ ０ＧＦＥＴ １２− 位相遅延回路１０２、１０
３ 整合回路１０４
入力端子１０５−−−−−−一−−−一−−−−
−一−−一帯域通過濾波器代理人 弁理士 大 胡 典
夫 ＩＩ ： ＤＣｒＦＬＴ 第１図 第 ３ｒｌ！Ｊ Ｖｏｓｏ ＶＥＩＳ 第２図
Claims (1)
- デュアルゲート電界効果トランジスタに対し、ソースを
接地し、第１ゲートとドレイン間を基本周波数に対し適
当な位相遅延をつけて高周波的に接続し、第２ゲートに
基本周波数信号を印加し、かつドレインに帯域通過濾波
器を接続しこれにより周波数２逓倍信号を取出すことを
特徴とする周波数２逓倍器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1090889A JP2848617B2 (ja) | 1989-01-19 | 1989-01-19 | 周波数２逓倍器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1090889A JP2848617B2 (ja) | 1989-01-19 | 1989-01-19 | 周波数２逓倍器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02192205A true JPH02192205A (ja) | 1990-07-30 |
| JP2848617B2 JP2848617B2 (ja) | 1999-01-20 |
Family
ID=11763387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1090889A Expired - Fee Related JP2848617B2 (ja) | 1989-01-19 | 1989-01-19 | 周波数２逓倍器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2848617B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04207704A (ja) * | 1990-11-30 | 1992-07-29 | Nec Corp | 逓倍装置 |
| CN116760366A (zh) * | 2023-08-24 | 2023-09-15 | 成都世源频控技术股份有限公司 | 一种低噪声分数倍频电路及其实现方法 |
-
1989
- 1989-01-19 JP JP1090889A patent/JP2848617B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04207704A (ja) * | 1990-11-30 | 1992-07-29 | Nec Corp | 逓倍装置 |
| CN116760366A (zh) * | 2023-08-24 | 2023-09-15 | 成都世源频控技术股份有限公司 | 一种低噪声分数倍频电路及其实现方法 |
| CN116760366B (zh) * | 2023-08-24 | 2023-11-07 | 成都世源频控技术股份有限公司 | 一种低噪声分数倍频电路及其实现方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2848617B2 (ja) | 1999-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4734591A (en) | Frequency doubler | |
| JPH0720018B2 (ja) | マイクロ波ミクサ | |
| US5886595A (en) | Odd order MESFET frequency multiplier | |
| US4592095A (en) | Microwave FET mixer arranged to receive RF input at gate electrode | |
| US4327343A (en) | Wideband MESFET microwave frequency divider | |
| US4677691A (en) | Microwave receiver | |
| US5136720A (en) | Matrixed mixer | |
| US6124742A (en) | Wide bandwidth frequency multiplier | |
| JPH02192205A (ja) | 周波数２逓倍器 | |
| US6476692B2 (en) | Distributed balanced frequency multiplier | |
| US5053719A (en) | Wide-band push-pull amplifier | |
| US5093629A (en) | Amplifier circuit having second order signal cancellation | |
| JPH0376604B2 (ja) | ||
| JPS6294002A (ja) | マイクロ波受信装置 | |
| JPH0918255A (ja) | 半導体装置 | |
| JP2653088B2 (ja) | 周波数逓倍器 | |
| Brinlee et al. | A monolithic multifunction EW broadband receiver converter | |
| JPS59200504A (ja) | 逓倍器 | |
| KR100541966B1 (ko) | 밀리미터파 대역 증폭 장치 및 정합 회로 | |
| JPH0740647B2 (ja) | 電界効果トランジスタ回路 | |
| JPH05275930A (ja) | 逓倍器 | |
| Schmale et al. | Improving balanced frequency doublers through a design approach insensitive to residual asymmetries | |
| Stapleton et al. | A microwave frequency halver with conversion gain | |
| JPH01269304A (ja) | 出力インピーダンス制御回路 | |
| JPH0124441B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071106 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081106 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |