JPH04209526A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04209526A JPH04209526A JP40025090A JP40025090A JPH04209526A JP H04209526 A JPH04209526 A JP H04209526A JP 40025090 A JP40025090 A JP 40025090A JP 40025090 A JP40025090 A JP 40025090A JP H04209526 A JPH04209526 A JP H04209526A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- plug
- diffusion layer
- contact hole
- silicon plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［０００１１
【産業上の利用分野］この発明は、一般的に、半導体装
置の製造方法に関するものであり、より特定的には、埋
込Ｐｏ１ｙ−５ｉ コンタクトの製造工程に改良を加え
た、半導体装置の製造方法に関する。 ［０００２］ 【従来の技術】高アスペクトのコンタクトの埋込技術と
して、多結晶シリコンのエッチバックとイオン注入を用
いた導電性プラグの形成による、埋込Ｐｏ１ｙ−５ｉ
コンタクトが提案されている（沖電気研究開発第１４２
号ｖｏ１．５６Ｎｏ、２）。図４および図５は、その概
要を工程順に断面図で示したものである。 ［０００３］図４（ａ）を参照して、Ｐ型シリコン半導
体基板１の一主面に、たとえば、ＣＭＯ３構造の集積回
路によく使用されるツインウェル構成の、Ｎウェル２と
Ｐウェル３を形成する。周知のＬＯＧＯ５分離法で、シ
リコン半導体基板１の主表面に、素子分離用酸化膜４を
形成する。周知のフォトリソグラフィ法と周知のイオン
注入法により、Ｎウェル２の表面にＰ′−拡散層５を形
成し、Ｐウェル３の表面にＮ゛゛散層６を形成する。常
圧ＣＶＤ （Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ ）法で、層間絶縁膜７を、シリコン半導
体基板１の表面に約１μｍ程度堆積する。フォトリソグ
ラフィ法と反応性イオンエツチング法（以下、ＲＩＥ法
という）によって、層間絶縁膜７中に、Ｐ゛゛散層５の
表面の一部を露出させるための第１コンタクトホール８
と、Ｎ″−拡散層６の表面の一部を露出させるための第
２コンタクトホール９を開口する。 ［０００４１図４（ｂ）を参照して、たとえば、減圧Ｃ
ＶＤ法により、ノンドープ多結晶シリコン１０を、第１
コンタクトホール８および第２コンタクトホール９の双
方のコンタクトホール内に、完全に埋め込まれるまで堆
積する。 ［０００５］図４（ｂ）および（ｃ）を参照して、周知
のエッチバック法によって、ノンドープ多結晶シリコン
１０を、層間絶縁膜７の表面が現われるまでエツチング
し、第１コンタクトホール８および第２コンタクトホー
ル９の中にだけ、ノンドープ多結晶シリコンを残す。こ
れによって、高さ約１μｍ程度のノンドープ多結晶シリ
コンプラグ１１が、第１コンタクトホール８および第２
コンタクトホール９内に形成される。 （０００６１図５（ａ）を参照して、シリコン半導体基
板１の表面全面に、レジスト＠１３を形成する。レジス
ト膜１３に、フォトリソグラフィ法により、Ｎ−拡散層
６上の、ノンドープ多結晶シリコンプラグ１１の表面を
露出させるための開口部１３ａを形成する。レジスト膜
１３を用いて、イオン注入法により、Ｎ型不純物である
ノンイオン１４を、第２コンタクトホール９内に埋め込
まれたノンドープ多結晶シリコンプラグだけに、たとえ
ば、注入エネルギ６０ＫｅＶ、注入量１．５Ｘ１０１６
個／ｃｍ２注入し、Ｎ゛型型詰結晶シリコンプラグ１２
形成する。その後、レジスト１３を除去する。 ［０００７］図５（ｂ）を参照して、再度、レジスト膜
１３をシリコン半導体基板１の表面全面に形成する。レ
ジスト膜１３に、フォトリングラフィ法により、Ｐ゛゛
散層５上の、ノンドープ多結晶シリコンプラグ１１の表
面を露出させるための開口部１３ｂを形成する。レジス
ト膜１３をマスクにして、イオン注入法により、Ｐ型不
純物であるポロンイオン１６を、第１コンタクトホール
８内に埋め込まれたノンドープ多結晶シリコンプラグだ
けに、たとえば、注入エネルギ６０ＫｅＶ、注入量２゜
０Ｘ１０１６個／ ｃ ｍ２注入し、Ｐ゛型型詰結晶シ
リコンプラグ１５形成する。その後、レジスト膜１３を
除去する。 ［０００８］その後、Ｎ＋型多結晶シリコンプラグ１２
中のリン、およびＰ＋型多結晶シリコンプラグ１５中の
ボロンを活性化し、これらの多結晶シリコンプラグの電
気抵抗を減少させるために、周知のランプアニール法に
よって、たとえば、窒素雰囲気中で、９５０℃で１０分
間加熱する。 ［０００９］図５（ｃ）を参照して、周知のスパッタリ
ング法により、たとえば、シリコン原子を含んだアルミ
ニウムを、シリコン半導体基板１の表面全面に、約１μ
ｍの膜厚に堆積し、その後、これをフォトリソグラフィ
法とＲＩＥ法によって、パターンニングし、アルミニウ
ム配線１７を形成する。 ［００１０１上述の方法で形成される半導体装置におい
ては、Ｐ＋拡散層５の上には同じ導電型のＰ゛型型詰結
晶シリコンプラグ１５形成され、また、同様に、Ｎ゛゛
散層６上には同じ導電型のＮ゛型型詰結晶シリコンプラ
グ１２形成されるので、Ｐ２拡散層５とアルミニウム配
線１７とが電気的に導通し、かつ、Ｎ°拡散層６とアル
ミニウム配線１７が電気的に導通する。また、第１コン
タクトホール８および第２コンタクトホール９とも、Ｐ
−型多結晶シリコンブラグ１５およびＮ−型多結晶シリ
コンブラグ１２て埋め込まれているので、コンタクトホ
ールの高さとコンタクトホールの穴の大きさの比である
アスペクト比を小さくする二とができる。さらに、アル
ミ配線１７のカバレージをよくすることができるので、
アルミ配線１７のカバレージ不良によるコンタクト抵抗
の上昇や信頼性の劣化を抑制することができる。 ［００１１］
置の製造方法に関するものであり、より特定的には、埋
込Ｐｏ１ｙ−５ｉ コンタクトの製造工程に改良を加え
た、半導体装置の製造方法に関する。 ［０００２］ 【従来の技術】高アスペクトのコンタクトの埋込技術と
して、多結晶シリコンのエッチバックとイオン注入を用
いた導電性プラグの形成による、埋込Ｐｏ１ｙ−５ｉ
コンタクトが提案されている（沖電気研究開発第１４２
号ｖｏ１．５６Ｎｏ、２）。図４および図５は、その概
要を工程順に断面図で示したものである。 ［０００３］図４（ａ）を参照して、Ｐ型シリコン半導
体基板１の一主面に、たとえば、ＣＭＯ３構造の集積回
路によく使用されるツインウェル構成の、Ｎウェル２と
Ｐウェル３を形成する。周知のＬＯＧＯ５分離法で、シ
リコン半導体基板１の主表面に、素子分離用酸化膜４を
形成する。周知のフォトリソグラフィ法と周知のイオン
注入法により、Ｎウェル２の表面にＰ′−拡散層５を形
成し、Ｐウェル３の表面にＮ゛゛散層６を形成する。常
圧ＣＶＤ （Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ ）法で、層間絶縁膜７を、シリコン半導
体基板１の表面に約１μｍ程度堆積する。フォトリソグ
ラフィ法と反応性イオンエツチング法（以下、ＲＩＥ法
という）によって、層間絶縁膜７中に、Ｐ゛゛散層５の
表面の一部を露出させるための第１コンタクトホール８
と、Ｎ″−拡散層６の表面の一部を露出させるための第
２コンタクトホール９を開口する。 ［０００４１図４（ｂ）を参照して、たとえば、減圧Ｃ
ＶＤ法により、ノンドープ多結晶シリコン１０を、第１
コンタクトホール８および第２コンタクトホール９の双
方のコンタクトホール内に、完全に埋め込まれるまで堆
積する。 ［０００５］図４（ｂ）および（ｃ）を参照して、周知
のエッチバック法によって、ノンドープ多結晶シリコン
１０を、層間絶縁膜７の表面が現われるまでエツチング
し、第１コンタクトホール８および第２コンタクトホー
ル９の中にだけ、ノンドープ多結晶シリコンを残す。こ
れによって、高さ約１μｍ程度のノンドープ多結晶シリ
コンプラグ１１が、第１コンタクトホール８および第２
コンタクトホール９内に形成される。 （０００６１図５（ａ）を参照して、シリコン半導体基
板１の表面全面に、レジスト＠１３を形成する。レジス
ト膜１３に、フォトリソグラフィ法により、Ｎ−拡散層
６上の、ノンドープ多結晶シリコンプラグ１１の表面を
露出させるための開口部１３ａを形成する。レジスト膜
１３を用いて、イオン注入法により、Ｎ型不純物である
ノンイオン１４を、第２コンタクトホール９内に埋め込
まれたノンドープ多結晶シリコンプラグだけに、たとえ
ば、注入エネルギ６０ＫｅＶ、注入量１．５Ｘ１０１６
個／ｃｍ２注入し、Ｎ゛型型詰結晶シリコンプラグ１２
形成する。その後、レジスト１３を除去する。 ［０００７］図５（ｂ）を参照して、再度、レジスト膜
１３をシリコン半導体基板１の表面全面に形成する。レ
ジスト膜１３に、フォトリングラフィ法により、Ｐ゛゛
散層５上の、ノンドープ多結晶シリコンプラグ１１の表
面を露出させるための開口部１３ｂを形成する。レジス
ト膜１３をマスクにして、イオン注入法により、Ｐ型不
純物であるポロンイオン１６を、第１コンタクトホール
８内に埋め込まれたノンドープ多結晶シリコンプラグだ
けに、たとえば、注入エネルギ６０ＫｅＶ、注入量２゜
０Ｘ１０１６個／ ｃ ｍ２注入し、Ｐ゛型型詰結晶シ
リコンプラグ１５形成する。その後、レジスト膜１３を
除去する。 ［０００８］その後、Ｎ＋型多結晶シリコンプラグ１２
中のリン、およびＰ＋型多結晶シリコンプラグ１５中の
ボロンを活性化し、これらの多結晶シリコンプラグの電
気抵抗を減少させるために、周知のランプアニール法に
よって、たとえば、窒素雰囲気中で、９５０℃で１０分
間加熱する。 ［０００９］図５（ｃ）を参照して、周知のスパッタリ
ング法により、たとえば、シリコン原子を含んだアルミ
ニウムを、シリコン半導体基板１の表面全面に、約１μ
ｍの膜厚に堆積し、その後、これをフォトリソグラフィ
法とＲＩＥ法によって、パターンニングし、アルミニウ
ム配線１７を形成する。 ［００１０１上述の方法で形成される半導体装置におい
ては、Ｐ＋拡散層５の上には同じ導電型のＰ゛型型詰結
晶シリコンプラグ１５形成され、また、同様に、Ｎ゛゛
散層６上には同じ導電型のＮ゛型型詰結晶シリコンプラ
グ１２形成されるので、Ｐ２拡散層５とアルミニウム配
線１７とが電気的に導通し、かつ、Ｎ°拡散層６とアル
ミニウム配線１７が電気的に導通する。また、第１コン
タクトホール８および第２コンタクトホール９とも、Ｐ
−型多結晶シリコンブラグ１５およびＮ−型多結晶シリ
コンブラグ１２て埋め込まれているので、コンタクトホ
ールの高さとコンタクトホールの穴の大きさの比である
アスペクト比を小さくする二とができる。さらに、アル
ミ配線１７のカバレージをよくすることができるので、
アルミ配線１７のカバレージ不良によるコンタクト抵抗
の上昇や信頼性の劣化を抑制することができる。 ［００１１］
【発明が解決しようとする課題】シかしながら、図４（
Ｃ）、図５（ａ）および（ｂ）を参照して、ノンドープ
多結晶シリコンプラグ１１にリンイオン１４またはポロ
ンイオン１６が上方からのみ注入されているため、多結
晶シリコンプラグ１１中の不純物濃度分布がランプアニ
ール法による活性化でも均一にならない。そのため、多
結晶シリコンプラグ１２．１５の底部の不純物濃度が低
くなり、その部分の電気抵抗が上昇し、ひいては、多結
晶シリコンプラグ１２．１５全体としての電気抵抗も上
昇してしまうという問題点があった。 ［００１２］この発明は、上記のような問題点を解決す
るためになされたもので、多結晶シリコンプラグの全体
の電気抵抗を低く抑えることができるように改良された
、半導体装置の製造方法を提供することを目的とする。 ［００１３］
Ｃ）、図５（ａ）および（ｂ）を参照して、ノンドープ
多結晶シリコンプラグ１１にリンイオン１４またはポロ
ンイオン１６が上方からのみ注入されているため、多結
晶シリコンプラグ１１中の不純物濃度分布がランプアニ
ール法による活性化でも均一にならない。そのため、多
結晶シリコンプラグ１２．１５の底部の不純物濃度が低
くなり、その部分の電気抵抗が上昇し、ひいては、多結
晶シリコンプラグ１２．１５全体としての電気抵抗も上
昇してしまうという問題点があった。 ［００１２］この発明は、上記のような問題点を解決す
るためになされたもので、多結晶シリコンプラグの全体
の電気抵抗を低く抑えることができるように改良された
、半導体装置の製造方法を提供することを目的とする。 ［００１３］
【課題を解決するための手段】半導体基板の主表面に第
１導電型式の導電領域を形成する。上記導電領域の表面
に、該導電領域の導電型式とは逆の導電型式である第２
導電型式の拡散層を形成する。上記半導体基板の上に層
間絶縁膜を形成する。上記層間絶縁膜中に上記拡散層の
表面の一部を露出させるためのコンタクトホールを形成
する。上記コンタクトホールを通じて、上記拡散層の表
面に第２導電型式の不純物イオンを注入する。上記コン
タクトホール内に、上記拡散層と接続されるように多結
晶シリコンプラグを埋め込む。上記多結晶シリコンプラ
グのに表面に第２導電型式の不純物イオンを注入する。 上記半導体基板を加熱し、それによって上記拡散層の表
面に注入された上記不純物イオンおよび上記シリコンプ
ラグの表面に注入された上記不純物イオンを活性化させ
る。 ［００１４］
１導電型式の導電領域を形成する。上記導電領域の表面
に、該導電領域の導電型式とは逆の導電型式である第２
導電型式の拡散層を形成する。上記半導体基板の上に層
間絶縁膜を形成する。上記層間絶縁膜中に上記拡散層の
表面の一部を露出させるためのコンタクトホールを形成
する。上記コンタクトホールを通じて、上記拡散層の表
面に第２導電型式の不純物イオンを注入する。上記コン
タクトホール内に、上記拡散層と接続されるように多結
晶シリコンプラグを埋め込む。上記多結晶シリコンプラ
グのに表面に第２導電型式の不純物イオンを注入する。 上記半導体基板を加熱し、それによって上記拡散層の表
面に注入された上記不純物イオンおよび上記シリコンプ
ラグの表面に注入された上記不純物イオンを活性化させ
る。 ［００１４］
【作用】この発明に係る半導体装置の製造方法によれば
、イオン活性化のための加熱の際、拡散層の表面に注入
された不純物イオンおよび多結晶シリコンプラグの表面
に注入された不純物イオンが、ともに多結晶シリコンプ
ラグ中に拡散していく。そのため、多結晶シリコンプラ
グ底部の不純物濃度も高くでき、その部分の電気抵抗を
低くすることができ、ひいては、多結晶シリコンプラグ
全体の電気抵抗を低くすることができる。 ［００１５］
、イオン活性化のための加熱の際、拡散層の表面に注入
された不純物イオンおよび多結晶シリコンプラグの表面
に注入された不純物イオンが、ともに多結晶シリコンプ
ラグ中に拡散していく。そのため、多結晶シリコンプラ
グ底部の不純物濃度も高くでき、その部分の電気抵抗を
低くすることができ、ひいては、多結晶シリコンプラグ
全体の電気抵抗を低くすることができる。 ［００１５］
【実施例】以下、この発明の一実施例を図について説明
する。 （ｏ ０１６］図１〜３は、この発明の一実施例に係る
、半導体装置の多結晶シリコン埋込コンタクト構造の製
造工程図であり、断面図で表わされている。 ［００１７］図１（ａ）を参照して、Ｐ型シリコン半導
体基板１の一主面に、たとえば、０〜丁Ｏ８構造の集積
回路によく使用されるツインウェル構成のＮウェル２お
よびＰウェル３を形成し、その後、ＬＯＧＯ３分離法で
素子分離用酸化膜４を形成する。フォトリソグラフィ法
とイオン注入法により、Ｎウェル２の表面に、Ｐ゛拡散
層５を形成し、Ｐウェル３の表面にＮ−拡散層６を形成
する。その後、シリコン半導体基板１上に、常圧ＣＶＤ
法で層間絶縁膜７を約１μｍ程度堆積する。層間絶縁膜
７を、フォトリソグラフィ法とＲＩＥ法によって、選択
的にエツチングし、第１コンタクトホール８をＰ゛拡散
層５上に、第２コンタクトホール９をＮ゛拡散層６上に
開口する。 ［００１８１図１（ｂ）を参照して、第１コンタクトホ
ール８および第２コンタクトホール９を埋めるように、
シリコン半導体基板１上にレジスト膜１３を形成する。 フォトリソグラフィ法によって、第２コンタクトホール
９の上部分が開口するように、レジスト膜１３をパター
ンニングする。レジスト膜１３をマスクにして、第２コ
ンタクトホール９を通して、Ｎ型不純物であるリンイオ
ン１４を、たとえば、注入エネルギ６０ＫｅＶ、注入量
１．０Ｘ１０１５ａ／ｃｍ２注入し、Ｎ゛拡散層（リン
注入後）１８を形成する。その後、レジスト膜１３を除
去する。 ［００１９］図１（Ｃ）を参照して、第１コンタクトホ
ール８および第２コンタクトホール９を埋めるように、
シリコン半導体基板１上にレジスト膜１３を形成する。 フォトリソグラフィ法によって、第１コンタクトホール
８の上部分が開口するように、レジスト膜１３をパター
ンニングする。レジスト膜１３をマスクにして、Ｐ型不
純物であるポロンイオン１６を、第１コンタクトホール
８を通して注入し、Ｐ゛拡散層（ポロン注入後）１９を
形成する。その後、レジスト膜１３を除去する。 図２
（ａ）を参照して、たとえば、減圧ＣＶＤ法により、ノ
ンドープ多結晶シリコン１０を第１コンタクトホール８
および第２コンタクトホール９の両方のコンタクトホー
ル内に、完全に埋め込まれるまで堆積する。 ［００２０１図２（ａ）および（ｂ）を参照して、エッ
チバック法によってノンドープ多結晶シリコン１０を層
間絶縁膜７の表面が現われるまでエツチングし、第２コ
ンタクトホール８および第２コンタクトホール９の中に
だけ、ノンドープ多結晶シリコンを残して、高さ約１μ
ｍ程度のノンドープ多結晶シリコンプラグ１１を形成す
る。 ［００２１］図２（Ｃ）を参照して、シリコン基板１の
表面全面・にレジスト膜１３を形成する。フォトリソグ
ラフィ法によって、第２コンタクトホール９の上部分が
開口するように、レジスト膜１３をパターンニングする
。 レジスト膜１３をマスクにして、リンイオン１４を、第
２コンタクトホール９内に埋め込まれたノンドープ多結
晶シリコンプラグ１１だけに、たとえば、注入エネルギ
６０ＫｅＶ、注入量１． ５ Ｘ １０１６／ｃｍ２注
入し、Ｎ型多結晶シリコンプラグ１２を形成する。その
後、レジスト膜１３を除去する。 ［００２２１図３（ａ）を参照して、シリコン半導体基
板１の上全面にレジスト膜１３を形成する。フォトリソ
グラフィ法によって、第１コンタクトホール８の上部分
が開口するように、レジスト膜１３をパターンニングす
る。レジスト膜１３をマスクにして、ボロンイオン１６
を、第１コンタクトホール８内に埋め込まれたノンド−
プ多結晶シリコンプラグ１１だけに、たとえば、注入エ
ネルギ６０ＫｅＶ、注入量２．０Ｘ１０１６個／Ｃｍ２
注入し、Ｐ゛゛多結晶シリコンプラグ１５を形成する。 その後、図１（ｂ）および図２（Ｃ）の工程で注入され
たノンイオン１４と、図１（Ｃ）および図３（ａ）の工
程で注入されたボロンイオン１６を活性化するために、
ランプアニール法によって、たとえば、窒素雰囲気中で
。 ９５０℃に１０秒間加熱する。これによって、Ｎ゛゛散
層１８およびＰ゛゛散層１９内に注入された不純物イオ
ン、および多結晶シリコンプラグ１１の表面に注入され
た不純物イオンが、ともに、多結晶シリコンプラグ中に
拡散していく。そのため、多結晶シリコンプラグ底部の
不純物濃度を高くでき、その部分の電気抵抗を低くする
ことができ、ひいては、電気抵抗が非常に低い低抵抗化
Ｎ゛型型詰結晶シリコンプラグ０および低抵抗化Ｐ゛゛
多結晶シリコンプラグ２１が形成される。 ［００２３１図３（ｂ）を参照して、スパッタリング法
によって、たとえば、原子の数で、その１％分のシリコ
ン原子を含んだアルミニウムを約１μｍ堆積する。その
後、フォトリソグラフィ法と反応性イオンエツチング法
によって、パターンニングし、アルミニウム配線１７を
形成する。こうして、初期どおりの多結晶シリコン埋込
コンタクト構造が得られる。 ［００２４］なお、上記実施例ではツインウェル構成の
半導体装置の製造方法を例示したが、この発明はこれに
限られるものではなく、単一ウェルの半導体装置の製造
方法に、二の発明を適用することも可能である。 ［００２５］
する。 （ｏ ０１６］図１〜３は、この発明の一実施例に係る
、半導体装置の多結晶シリコン埋込コンタクト構造の製
造工程図であり、断面図で表わされている。 ［００１７］図１（ａ）を参照して、Ｐ型シリコン半導
体基板１の一主面に、たとえば、０〜丁Ｏ８構造の集積
回路によく使用されるツインウェル構成のＮウェル２お
よびＰウェル３を形成し、その後、ＬＯＧＯ３分離法で
素子分離用酸化膜４を形成する。フォトリソグラフィ法
とイオン注入法により、Ｎウェル２の表面に、Ｐ゛拡散
層５を形成し、Ｐウェル３の表面にＮ−拡散層６を形成
する。その後、シリコン半導体基板１上に、常圧ＣＶＤ
法で層間絶縁膜７を約１μｍ程度堆積する。層間絶縁膜
７を、フォトリソグラフィ法とＲＩＥ法によって、選択
的にエツチングし、第１コンタクトホール８をＰ゛拡散
層５上に、第２コンタクトホール９をＮ゛拡散層６上に
開口する。 ［００１８１図１（ｂ）を参照して、第１コンタクトホ
ール８および第２コンタクトホール９を埋めるように、
シリコン半導体基板１上にレジスト膜１３を形成する。 フォトリソグラフィ法によって、第２コンタクトホール
９の上部分が開口するように、レジスト膜１３をパター
ンニングする。レジスト膜１３をマスクにして、第２コ
ンタクトホール９を通して、Ｎ型不純物であるリンイオ
ン１４を、たとえば、注入エネルギ６０ＫｅＶ、注入量
１．０Ｘ１０１５ａ／ｃｍ２注入し、Ｎ゛拡散層（リン
注入後）１８を形成する。その後、レジスト膜１３を除
去する。 ［００１９］図１（Ｃ）を参照して、第１コンタクトホ
ール８および第２コンタクトホール９を埋めるように、
シリコン半導体基板１上にレジスト膜１３を形成する。 フォトリソグラフィ法によって、第１コンタクトホール
８の上部分が開口するように、レジスト膜１３をパター
ンニングする。レジスト膜１３をマスクにして、Ｐ型不
純物であるポロンイオン１６を、第１コンタクトホール
８を通して注入し、Ｐ゛拡散層（ポロン注入後）１９を
形成する。その後、レジスト膜１３を除去する。 図２
（ａ）を参照して、たとえば、減圧ＣＶＤ法により、ノ
ンドープ多結晶シリコン１０を第１コンタクトホール８
および第２コンタクトホール９の両方のコンタクトホー
ル内に、完全に埋め込まれるまで堆積する。 ［００２０１図２（ａ）および（ｂ）を参照して、エッ
チバック法によってノンドープ多結晶シリコン１０を層
間絶縁膜７の表面が現われるまでエツチングし、第２コ
ンタクトホール８および第２コンタクトホール９の中に
だけ、ノンドープ多結晶シリコンを残して、高さ約１μ
ｍ程度のノンドープ多結晶シリコンプラグ１１を形成す
る。 ［００２１］図２（Ｃ）を参照して、シリコン基板１の
表面全面・にレジスト膜１３を形成する。フォトリソグ
ラフィ法によって、第２コンタクトホール９の上部分が
開口するように、レジスト膜１３をパターンニングする
。 レジスト膜１３をマスクにして、リンイオン１４を、第
２コンタクトホール９内に埋め込まれたノンドープ多結
晶シリコンプラグ１１だけに、たとえば、注入エネルギ
６０ＫｅＶ、注入量１． ５ Ｘ １０１６／ｃｍ２注
入し、Ｎ型多結晶シリコンプラグ１２を形成する。その
後、レジスト膜１３を除去する。 ［００２２１図３（ａ）を参照して、シリコン半導体基
板１の上全面にレジスト膜１３を形成する。フォトリソ
グラフィ法によって、第１コンタクトホール８の上部分
が開口するように、レジスト膜１３をパターンニングす
る。レジスト膜１３をマスクにして、ボロンイオン１６
を、第１コンタクトホール８内に埋め込まれたノンド−
プ多結晶シリコンプラグ１１だけに、たとえば、注入エ
ネルギ６０ＫｅＶ、注入量２．０Ｘ１０１６個／Ｃｍ２
注入し、Ｐ゛゛多結晶シリコンプラグ１５を形成する。 その後、図１（ｂ）および図２（Ｃ）の工程で注入され
たノンイオン１４と、図１（Ｃ）および図３（ａ）の工
程で注入されたボロンイオン１６を活性化するために、
ランプアニール法によって、たとえば、窒素雰囲気中で
。 ９５０℃に１０秒間加熱する。これによって、Ｎ゛゛散
層１８およびＰ゛゛散層１９内に注入された不純物イオ
ン、および多結晶シリコンプラグ１１の表面に注入され
た不純物イオンが、ともに、多結晶シリコンプラグ中に
拡散していく。そのため、多結晶シリコンプラグ底部の
不純物濃度を高くでき、その部分の電気抵抗を低くする
ことができ、ひいては、電気抵抗が非常に低い低抵抗化
Ｎ゛型型詰結晶シリコンプラグ０および低抵抗化Ｐ゛゛
多結晶シリコンプラグ２１が形成される。 ［００２３１図３（ｂ）を参照して、スパッタリング法
によって、たとえば、原子の数で、その１％分のシリコ
ン原子を含んだアルミニウムを約１μｍ堆積する。その
後、フォトリソグラフィ法と反応性イオンエツチング法
によって、パターンニングし、アルミニウム配線１７を
形成する。こうして、初期どおりの多結晶シリコン埋込
コンタクト構造が得られる。 ［００２４］なお、上記実施例ではツインウェル構成の
半導体装置の製造方法を例示したが、この発明はこれに
限られるものではなく、単一ウェルの半導体装置の製造
方法に、二の発明を適用することも可能である。 ［００２５］
【発明の効果】以上説明したとおり、この発明によれば
、イオン活性化のだめの加熱の際、拡散層の表面に注入
された不純物イオン、および多結晶シリコンプラグの表
面に注入された不純物イオンが、ともに多結晶シリコン
プラグ中に拡散していく。そのため、多結晶シリコンプ
ラグ底部の不純物濃度を高くでき、その部分の電気抵抗
を低くすることができ、ひいては多結晶シリコンプラグ
全体の電気抵抗を低くすることができる。
、イオン活性化のだめの加熱の際、拡散層の表面に注入
された不純物イオン、および多結晶シリコンプラグの表
面に注入された不純物イオンが、ともに多結晶シリコン
プラグ中に拡散していく。そのため、多結晶シリコンプ
ラグ底部の不純物濃度を高くでき、その部分の電気抵抗
を低くすることができ、ひいては多結晶シリコンプラグ
全体の電気抵抗を低くすることができる。
【図１】本発明の一実施例に係る、半導体装置の製造方
法の第１工程を示した断面図である。
法の第１工程を示した断面図である。
【図２】本発明の一実施例に係る、半導体装置の製造方
法の第２工程を示した断面図である。
法の第２工程を示した断面図である。
【図３】本発明の一実施例に係る、半導体装置の製造方
法の第３工程を示した断面図である。
法の第３工程を示した断面図である。
【図４】従来の、半導体装置の製造方法の第１工程を示
した断面図である。
した断面図である。
【図５】従来の、半導体装置の製造方法の第２工程を示
した断面図である。
した断面図である。
Ｉ Ｐ型シリコン半導体基板
２ Ｎウェル
３ Ｐウェル
７ 層間絶縁膜
８ 第１コンタクトホール
９ 第２コンタクトホール
１０ ノンドープ多結晶シリコン
１１ ノンドープ多結晶シリコンプラグ１８Ｎ゛拡散
層 １９Ｐ゛拡散層 ２ＯＮ゛型多結晶シリコンプラグ ２１Ｐ゛型多結晶シリコンプラグ
層 １９Ｐ゛拡散層 ２ＯＮ゛型多結晶シリコンプラグ ２１Ｐ゛型多結晶シリコンプラグ
【図１】
【図４】
Claims (1)
- 【請求項１】半導体基板の主表面に第１導電型式の導電
領域を形成する工程と、前記導電領域の表面に、該導電
領域の導電型式とは逆の導電型式である第２導電型式の
拡散層を形成する工程と、前記半導体基板の上に層間絶
縁膜を形成する工程と、前記層間絶縁膜中に前記拡散層
の表面の一部を露出させるためのコンタクトホールを形
成する工程と、前記コンタクトホールを通じて、前記拡
散層の表面に第２導電型式の不純物イオンを注入する工
程と、前記コンタクトホール内に、前記拡散層と接続さ
れるように多結晶シリコンプラグを埋め込む工程と、前
記シリコンプラグの表面に第２導電型式の不純物イオン
を注入する工程と、前記半導体基板を加熱し、それによ
って、前記拡散層の表面に注入された前記不純物イオン
および前記多結晶シリコンプラグの表面に注入された前
記不純物イオンを活性化させる工程と、を備える、半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40025090A JPH04209526A (ja) | 1990-12-03 | 1990-12-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40025090A JPH04209526A (ja) | 1990-12-03 | 1990-12-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04209526A true JPH04209526A (ja) | 1992-07-30 |
Family
ID=18510162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40025090A Withdrawn JPH04209526A (ja) | 1990-12-03 | 1990-12-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04209526A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177701B1 (en) | 1996-01-04 | 2001-01-23 | Nec Corporation | Semiconductor device with resistor and fabrication method therof |
| KR100583099B1 (ko) * | 1999-12-24 | 2006-05-24 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
-
1990
- 1990-12-03 JP JP40025090A patent/JPH04209526A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177701B1 (en) | 1996-01-04 | 2001-01-23 | Nec Corporation | Semiconductor device with resistor and fabrication method therof |
| KR100583099B1 (ko) * | 1999-12-24 | 2006-05-24 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4819052A (en) | Merged bipolar/CMOS technology using electrically active trench | |
| US4422885A (en) | Polysilicon-doped-first CMOS process | |
| US4160991A (en) | High performance bipolar device and method for making same | |
| JPS6318673A (ja) | 半導体装置の製法 | |
| KR950006478B1 (ko) | 자기정렬된 쌍극성 트랜지스터의 제조방법 | |
| US20030080394A1 (en) | Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits | |
| JPS63199463A (ja) | バイポーラとｍｏｓトランジスタを有するデバイスを作成する方法 | |
| US5443994A (en) | Method of fabricating a semiconductor device having a borosilicate glass spacer | |
| JP2002314065A (ja) | Ｍｏｓ半導体装置およびその製造方法 | |
| JPH04209526A (ja) | 半導体装置の製造方法 | |
| JPH02101747A (ja) | 半導体集積回路とその製造方法 | |
| JPS5974668A (ja) | 集積回路接点構造体 | |
| JP2633559B2 (ja) | バイポーラ―ｃｍｏｓ半導体装置の製造方法 | |
| JPS624339A (ja) | 半導体装置及びその製造方法 | |
| US7674681B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2773938B2 (ja) | 半導体装置の製造方法 | |
| JP2659190B2 (ja) | 半導体装置の製造方法 | |
| JP3247106B2 (ja) | 集積回路の製法と集積回路構造 | |
| JP2534667B2 (ja) | 半導体装置及びその製造方法 | |
| JP3190715B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60235437A (ja) | 半導体装置の製造方法 | |
| JP2713940B2 (ja) | 半導体装置 | |
| JP2624365B2 (ja) | 半導体装置の製造方法 | |
| JPH0653420A (ja) | ＢｉＣＭＯＳトランジスタ及びその製造方法 | |
| JPH11289008A (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980312 |