JPH0421059A - プロセッサ間結合装置切替え方式 - Google Patents
プロセッサ間結合装置切替え方式Info
- Publication number
- JPH0421059A JPH0421059A JP2123950A JP12395090A JPH0421059A JP H0421059 A JPH0421059 A JP H0421059A JP 2123950 A JP2123950 A JP 2123950A JP 12395090 A JP12395090 A JP 12395090A JP H0421059 A JPH0421059 A JP H0421059A
- Authority
- JP
- Japan
- Prior art keywords
- pci
- communication
- processor
- information
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複合計算機システムにおけるプロセッサ間結
合装置を現用から予備に切替えるための処理方式に関す
る。
合装置を現用から予備に切替えるための処理方式に関す
る。
従来より、複数のプロセッサ間を光ループ等の通信路を
用いて結合した複合計算機システムが用いられている。
用いて結合した複合計算機システムが用いられている。
このようなシステムでは、プロセッサ相互間を結合する
ための装置として、プロセッサ間結合装置(以下、pc
rと記す、P rocess。
ための装置として、プロセッサ間結合装置(以下、pc
rと記す、P rocess。
r Communication I nterf
ace Unit)が接続されており、通信リンク設
定時には、管理するプロセッサから通信要求プロセッサ
に対して、PCIアドレスと通信に使用されるサブチャ
ネルを指定することにより、プロセッサ相互間の通信が
可能となる。
ace Unit)が接続されており、通信リンク設
定時には、管理するプロセッサから通信要求プロセッサ
に対して、PCIアドレスと通信に使用されるサブチャ
ネルを指定することにより、プロセッサ相互間の通信が
可能となる。
従来、このようなシステムにおいて、プロセッサを通信
路に結合するPCIの障害対策としては、予め複数個の
PCIを介してプロセッサを通信路に接続しておき、一
方のPCIが故障しても、他方のPCIに接続替えする
ことにより通信を継続する方法があった。
路に結合するPCIの障害対策としては、予め複数個の
PCIを介してプロセッサを通信路に接続しておき、一
方のPCIが故障しても、他方のPCIに接続替えする
ことにより通信を継続する方法があった。
複数のPCIを設置する方法としては、(i)予め複数
のPCIに通信パスを用意し、一方のPCI故障時に残
るPCI上のパスを使用して、通信継続を図るホット予
備方式と、(it)PCI故障時に予備のPCIを組み
込み、通信パスを再設定するコールド予備方式とに分類
することができる。
のPCIに通信パスを用意し、一方のPCI故障時に残
るPCI上のパスを使用して、通信継続を図るホット予
備方式と、(it)PCI故障時に予備のPCIを組み
込み、通信パスを再設定するコールド予備方式とに分類
することができる。
前者は、常に予備PCIにパスを設定しておくため、予
備PCIをプロセッサに専用に用意しておく必要がある
。さらに、プロセッサ上のプログラムとして、複数のパ
ス管理とPCI故障を契機とするバス切替え機能が必要
とされる。一方、後者は、現用PCI故障時に、予備P
CIへプロセッサをハードウェア的に切賛える機能が必
要となるが、予備PCIに故障PCIのパス情報を復元
するため、プロセッサ上のプログラムは従来のパスをそ
のまま継続使用できる。そのため、PCI故障を考慮し
た複数のパス管理は不要になる。また、PCIと複数の
プロセッサ間にN + 1 (Nは共用プロセッサの
数)の切替え機能を付加することにより、複数のプロセ
ッサで予備PCIを共用することも可能である。
備PCIをプロセッサに専用に用意しておく必要がある
。さらに、プロセッサ上のプログラムとして、複数のパ
ス管理とPCI故障を契機とするバス切替え機能が必要
とされる。一方、後者は、現用PCI故障時に、予備P
CIへプロセッサをハードウェア的に切賛える機能が必
要となるが、予備PCIに故障PCIのパス情報を復元
するため、プロセッサ上のプログラムは従来のパスをそ
のまま継続使用できる。そのため、PCI故障を考慮し
た複数のパス管理は不要になる。また、PCIと複数の
プロセッサ間にN + 1 (Nは共用プロセッサの
数)の切替え機能を付加することにより、複数のプロセ
ッサで予備PCIを共用することも可能である。
なお、この種の従来文献としては、rloOMb /
s光トークンリングを用いたプロセッサ間結合システム
」情報処理学会論文誌、Vol、27゜Na3(198
6)、里子、小柳、魚住共著。
s光トークンリングを用いたプロセッサ間結合システム
」情報処理学会論文誌、Vol、27゜Na3(198
6)、里子、小柳、魚住共著。
〔発明が解決しようする課題]
このように、PCIの故障により、使用中のPCIを他
のPCIに切り替える場合、通信相手に新たに使用する
PCIの通信アドレスを通知する必要がある。そのため
、従来の方法(ホット予備方式)では、予め複数のPC
Iに通信パスを設定しておき、一方のPCIが使用でき
なくなったとき、他方のPCI上のパスを用いて通信を
継続する方法が使用されていた。その結果、プログラム
において、現用と予備の複数パスを管理する必要がある
と同時に、予備のPCIにもパスの設定が必要となって
いた。
のPCIに切り替える場合、通信相手に新たに使用する
PCIの通信アドレスを通知する必要がある。そのため
、従来の方法(ホット予備方式)では、予め複数のPC
Iに通信パスを設定しておき、一方のPCIが使用でき
なくなったとき、他方のPCI上のパスを用いて通信を
継続する方法が使用されていた。その結果、プログラム
において、現用と予備の複数パスを管理する必要がある
と同時に、予備のPCIにもパスの設定が必要となって
いた。
また、光ループ等のリングまたはパス形式を用い閉じら
れた通信路を介するプロセッサ間通信では、プロセッサ
を通信路に結合するPCIに一意の通信アドレスが付与
されているため、従来のコールド予備方式では、PCI
の通信アドレスを変更する機能が新たに必要となる。通
信アドレスの変更は、通信相手プロセッサ上のプログラ
ムにも意識させる必要がある。そのため、PCI通信ア
ドレス変更処理は一層複雑化することになる。
れた通信路を介するプロセッサ間通信では、プロセッサ
を通信路に結合するPCIに一意の通信アドレスが付与
されているため、従来のコールド予備方式では、PCI
の通信アドレスを変更する機能が新たに必要となる。通
信アドレスの変更は、通信相手プロセッサ上のプログラ
ムにも意識させる必要がある。そのため、PCI通信ア
ドレス変更処理は一層複雑化することになる。
本発明の目的は、このような従来の課題を解決し、PC
I切替えによる通信アドレスの変更をプログラムに意識
させず、切替え後も前のままのアドレスで通信を継続す
ることができ、かつ予備PCI上の通信パスを不要にで
きるプロセッサ間結合装置切替え方式を提供することに
ある。
I切替えによる通信アドレスの変更をプログラムに意識
させず、切替え後も前のままのアドレスで通信を継続す
ることができ、かつ予備PCI上の通信パスを不要にで
きるプロセッサ間結合装置切替え方式を提供することに
ある。
上記目的を達成するため、本発明のプロセッサ間結合装
置切替え方式は、現用PCIの故障に備えて用意される
予備PCIと、各PCI内に設けられ、プログラムが管
理する通信パスに1対lに対応した通信アドレス情報を
エントリとし、エントリ情報として通信相手となるPC
Iの通信アドレスおよびエントリ番号が設定されるマツ
ピングテーブルと、マツピングテーブルの情報を退避す
るための二次媒体とを有し、現用PCIによる通信が不
通になった時、二次媒体に退避されているマツピング情
報を予備PCIのマツピングテーブルに再設定し、退避
マツピング情報より通信相手PCIの通信アドレスとエ
ントリ番号を取得し、通信路を介してマツピング情報中
の通信アドレスを、故障PCIの通信アドレスから予備
PCIの通信アドレスに変更し、マツピングテーブルの
変更を通信相手プロセッサ上のプログラムに通知するこ
とに特徴がある。
置切替え方式は、現用PCIの故障に備えて用意される
予備PCIと、各PCI内に設けられ、プログラムが管
理する通信パスに1対lに対応した通信アドレス情報を
エントリとし、エントリ情報として通信相手となるPC
Iの通信アドレスおよびエントリ番号が設定されるマツ
ピングテーブルと、マツピングテーブルの情報を退避す
るための二次媒体とを有し、現用PCIによる通信が不
通になった時、二次媒体に退避されているマツピング情
報を予備PCIのマツピングテーブルに再設定し、退避
マツピング情報より通信相手PCIの通信アドレスとエ
ントリ番号を取得し、通信路を介してマツピング情報中
の通信アドレスを、故障PCIの通信アドレスから予備
PCIの通信アドレスに変更し、マツピングテーブルの
変更を通信相手プロセッサ上のプログラムに通知するこ
とに特徴がある。
本発明においては、ループ等の閉じられた通信路を用い
た場合でも、PCIのコールド予備切替えによる通信ア
ドレス変更を、プロセッサ上のプログラムに意識させる
ことなく、通信継続を可能にする。ループ等の閉じられ
た通信路では、通信パスに対応する送信アドレスを送信
電文に付与して通信路に送出する必要があるので、相手
通信アドレス情報を送信元が保持している。本発明では
、PCI内で通信アドレス情報を管理すると同時に、通
信アドレス情報を退避する機能と、PCI組み込み時に
退避情報からPCI管理情報を復元する機能と、自PC
I通信アドレスが変更された場合、退避している通信相
手アドレス情報から相手アドレスを調べて、通信路を経
由して直接相手PCI内の通信アドレス情報の故障PC
Iアドレスを予備PCIの通信アドレスに変更する機能
を用いることにより、プロセッサ上のプログラムにPC
,1切替えによる通信アドレス変更を意識させずに、通
信継続を可能にしている。
た場合でも、PCIのコールド予備切替えによる通信ア
ドレス変更を、プロセッサ上のプログラムに意識させる
ことなく、通信継続を可能にする。ループ等の閉じられ
た通信路では、通信パスに対応する送信アドレスを送信
電文に付与して通信路に送出する必要があるので、相手
通信アドレス情報を送信元が保持している。本発明では
、PCI内で通信アドレス情報を管理すると同時に、通
信アドレス情報を退避する機能と、PCI組み込み時に
退避情報からPCI管理情報を復元する機能と、自PC
I通信アドレスが変更された場合、退避している通信相
手アドレス情報から相手アドレスを調べて、通信路を経
由して直接相手PCI内の通信アドレス情報の故障PC
Iアドレスを予備PCIの通信アドレスに変更する機能
を用いることにより、プロセッサ上のプログラムにPC
,1切替えによる通信アドレス変更を意識させずに、通
信継続を可能にしている。
[実施例〕
以下、本発明の実施例を、図面により詳細に説明する。
第1図は、本発明の第1の実施例を示す複合計算機シス
テムの構成図である。
テムの構成図である。
第1図において、1はリング形状の高速ループ通信路、
2,3.4はループに結合されたプロセッサ群、5,6
,7.8は各プロセッサをループに結合し、他プロセツ
サとの通信を可能にするプロセッサ間結合装置(PCI
)、9,10,11゜12はPCIの管理する通信アド
レスのマツピングテーブル(以下、CTBLと記す)、
13は通信パス番号と対応するCTBLのエントリ番号
を管理するパス管理テーブル(以下、PTと記す)、1
4は通信パス番号をCTBLエントリ番号に変更して、
PCIと通信データの送受を行う通信制御プログラム、
15はPCI内のCTBL情報の退避復元を行うPCI
管理プログラム、16は二次媒体中の退避CTBL情報
、17は通信対象プログラム群を示す。
2,3.4はループに結合されたプロセッサ群、5,6
,7.8は各プロセッサをループに結合し、他プロセツ
サとの通信を可能にするプロセッサ間結合装置(PCI
)、9,10,11゜12はPCIの管理する通信アド
レスのマツピングテーブル(以下、CTBLと記す)、
13は通信パス番号と対応するCTBLのエントリ番号
を管理するパス管理テーブル(以下、PTと記す)、1
4は通信パス番号をCTBLエントリ番号に変更して、
PCIと通信データの送受を行う通信制御プログラム、
15はPCI内のCTBL情報の退避復元を行うPCI
管理プログラム、16は二次媒体中の退避CTBL情報
、17は通信対象プログラム群を示す。
本発明で新たに設けられた部分は、第1図中の斜線を記
した部分であって、PC,I5〜8内の通信アドレスの
マツピングテーブル9〜12と、退避CTBL情報を格
納する二次記憶媒体16と、パス管理テーブル(PT)
13と、PCI管理プログラムである。
した部分であって、PC,I5〜8内の通信アドレスの
マツピングテーブル9〜12と、退避CTBL情報を格
納する二次記憶媒体16と、パス管理テーブル(PT)
13と、PCI管理プログラムである。
第2図および第3図は、第1図における各プロセッサの
PT(パス管理テーブル)内容を示す図、およびPCI
のCTBL (通信アドレスのマツピングテーブル)の
内容を示す図である。
PT(パス管理テーブル)内容を示す図、およびPCI
のCTBL (通信アドレスのマツピングテーブル)の
内容を示す図である。
PTには、第2図に示すように、各プロセッサ毎に、パ
ス番号、パス番号毎に送受信区別に定められた使用PC
I番号、CTBLのエントリ番号、および通信対象プロ
セッサがそれぞれ示されている。
ス番号、パス番号毎に送受信区別に定められた使用PC
I番号、CTBLのエントリ番号、および通信対象プロ
セッサがそれぞれ示されている。
また、CTBLには、第3図に示すように、PCI毎に
、自PCIのCTBLエントリ番号、CTBLエントリ
情報として、区別、PCI通信アドレス、およびCTB
Lエントリ番号がそれぞれ示される。
、自PCIのCTBLエントリ番号、CTBLエントリ
情報として、区別、PCI通信アドレス、およびCTB
Lエントリ番号がそれぞれ示される。
この場合には、各プロセッサ相互間に1本ずつのパスが
定義された場合に対応しており、PCl5〜8の通信ア
ドレスを05〜08としている。
定義された場合に対応しており、PCl5〜8の通信ア
ドレスを05〜08としている。
PCl5,7.8は、それぞれのプロセッサで現用PC
Iとして使用される。PCI6は、プロセッサ2のコー
ルド予備PCIであり、CTBLの値は無効である。
Iとして使用される。PCI6は、プロセッサ2のコー
ルド予備PCIであり、CTBLの値は無効である。
第4図は、ループ通信路を介して送信される通信データ
の形式を示すフレーム構成図である。
の形式を示すフレーム構成図である。
通信データフレームは、第4図に示すように、デリミタ
(区切り)、送信先PCI通信アドレス(DA)(8バ
イト)、送信元PCI通信アドレス(SA)(8バイト
)、ループコマンド(LC)(8バイト)、通信情報(
I)(8nバイト)、フレームチエツクシーケンス(P
C5)(16ビツト)、デリミタ(D)から構成されて
いる。
(区切り)、送信先PCI通信アドレス(DA)(8バ
イト)、送信元PCI通信アドレス(SA)(8バイト
)、ループコマンド(LC)(8バイト)、通信情報(
I)(8nバイト)、フレームチエツクシーケンス(P
C5)(16ビツト)、デリミタ(D)から構成されて
いる。
なお、通信情報(1)内は、送信先PCIのCTBLの
通信対象エントリ番号(N)と、サブコマンド(S C
)と、データ(DATA)とに分割されてい第5図およ
び第6図は、各プロセッサ上の通信対象プログラムの処
理フローチャートである。
通信対象エントリ番号(N)と、サブコマンド(S C
)と、データ(DATA)とに分割されてい第5図およ
び第6図は、各プロセッサ上の通信対象プログラムの処
理フローチャートである。
先ず(a)の送信処理では、次の順序で処理が行われる
。ここでは、プロセッサ2からプロセッサ3にデータ送
信する場合が示されている。
。ここでは、プロセッサ2からプロセッサ3にデータ送
信する場合が示されている。
各プロセッサ上の通信対象プログラム17は、バス番号
1を指定してプロセッサ3への送信を通信制御プログラ
ム14に依頼する(ステップ101)。通信制−プログ
ラム14は、PTよりバス番号1−に対応するPCI
(PCI 5)とCTBLのエントリ番号(値=1)を
取得しくステップ102)、エントリ番号1を指定して
P(j5にデータの送信を依頼する(ステップ103)
。PCl5では、CTBLの指定エントリ(値=1)か
ら、送信先PCI7の通信アドレス(値=07)とエン
トリ番号(値=2)を取得して(ステップ104)、送
信フレームを生成し・、ループ上にデータを送信する(
ステップ105)。
1を指定してプロセッサ3への送信を通信制御プログラ
ム14に依頼する(ステップ101)。通信制−プログ
ラム14は、PTよりバス番号1−に対応するPCI
(PCI 5)とCTBLのエントリ番号(値=1)を
取得しくステップ102)、エントリ番号1を指定して
P(j5にデータの送信を依頼する(ステップ103)
。PCl5では、CTBLの指定エントリ(値=1)か
ら、送信先PCI7の通信アドレス(値=07)とエン
トリ番号(値=2)を取得して(ステップ104)、送
信フレームを生成し・、ループ上にデータを送信する(
ステップ105)。
送信先PCI7では、自PCIの通信アドレス(値=0
7)のフレームを受信すると(ステップ111)、フレ
ーム中のエントリ番号(値=2)により指定されたCT
BLエントリの情報より送信元PCIの通信アドレス(
値=5)を求めて、フレーム中の送信元アドレス(SA
)との一致チェックを行う(ステップ1工2)。一致し
た場合には、正しいデータを受信したと認識し、通信制
御プログラム14に受信データを転送する(ステップ1
13)。
7)のフレームを受信すると(ステップ111)、フレ
ーム中のエントリ番号(値=2)により指定されたCT
BLエントリの情報より送信元PCIの通信アドレス(
値=5)を求めて、フレーム中の送信元アドレス(SA
)との一致チェックを行う(ステップ1工2)。一致し
た場合には、正しいデータを受信したと認識し、通信制
御プログラム14に受信データを転送する(ステップ1
13)。
通信制御プログラム14では、送信と逆にPT受信エン
トリ番号(値=2)に対応するバス番号(値=1)を取
得しくステップ114)、そのパスからの受信データを
待っている通信対象プログラム17にデータを渡す(ス
テップ115)。すなわち、プロセッサ上の通信対象プ
ログラム17および通信制御プログラム14とも、直接
PCIの通信アドレスを意識することなく、論理的なバ
ス番号とCTBLエントリ番号を指定して、プロセッサ
間の通信を行い、PCI通信アドレスへの変換はPCI
において分担している。
トリ番号(値=2)に対応するバス番号(値=1)を取
得しくステップ114)、そのパスからの受信データを
待っている通信対象プログラム17にデータを渡す(ス
テップ115)。すなわち、プロセッサ上の通信対象プ
ログラム17および通信制御プログラム14とも、直接
PCIの通信アドレスを意識することなく、論理的なバ
ス番号とCTBLエントリ番号を指定して、プロセッサ
間の通信を行い、PCI通信アドレスへの変換はPCI
において分担している。
次に、第6図により、PCI故障時のPCI切替え処理
について説明する。
について説明する。
いま、PCl5が故障になった場合を想定する。
プロセッサ2は、゛現用PCl5以外に予備PCI6が
存在するため、PCI6を使用することにより物理的に
正常な通信経路を確保することが可能である。このとき
、プロセッサ2のPCI通信アドレスが05から06に
変更されるので、プロセッサ2と通信するプロセッサ3
,4のPCIのCTBLに設定されているPCl5の通
信アドレスもP(j6に変更する必要がある。
存在するため、PCI6を使用することにより物理的に
正常な通信経路を確保することが可能である。このとき
、プロセッサ2のPCI通信アドレスが05から06に
変更されるので、プロセッサ2と通信するプロセッサ3
,4のPCIのCTBLに設定されているPCl5の通
信アドレスもP(j6に変更する必要がある。
本発明では、予備PCIに予めパスを用意することなく
、かつプロセッサ上のプログラムの論理的な通信IDで
あるバス番号等の変更を行うことなく、予備PCIへの
切替えが可能である。なお、従来においては、プロセッ
サ2からプロセッサ3゜4側の通信アドレスを変更する
方法がなかったため、予め予備P(j6にもバスを定義
しておき、別バスを使用して通信を継続するホット予備
方式が用いられていたが、本発明では、その必要がなし
X− 第6図(a)には記述がないが、本実施例では、故障P
CIのCTBL情報を予備PCIに引き継ぐため、予め
PCIに設定したCTBL情報を二次媒体に退避すると
同時に、CTBL情報の変更に合わせて退避情報を修正
する機能をPCI管理プログラムに持たせるのである。
、かつプロセッサ上のプログラムの論理的な通信IDで
あるバス番号等の変更を行うことなく、予備PCIへの
切替えが可能である。なお、従来においては、プロセッ
サ2からプロセッサ3゜4側の通信アドレスを変更する
方法がなかったため、予め予備P(j6にもバスを定義
しておき、別バスを使用して通信を継続するホット予備
方式が用いられていたが、本発明では、その必要がなし
X− 第6図(a)には記述がないが、本実施例では、故障P
CIのCTBL情報を予備PCIに引き継ぐため、予め
PCIに設定したCTBL情報を二次媒体に退避すると
同時に、CTBL情報の変更に合わせて退避情報を修正
する機能をPCI管理プログラムに持たせるのである。
そして、通信制御プログラム14は、現用PCl5の永
久故障を検出すると、これを障害状態とする(ステップ
201)。次に、PCI管理プログラム15に対して予
備PCI6の組み込みを依頼する(ステップ202)。
久故障を検出すると、これを障害状態とする(ステップ
201)。次に、PCI管理プログラム15に対して予
備PCI6の組み込みを依頼する(ステップ202)。
PCI管理プログラム15は、二次媒体に退避している
PCI6のCTBL情報を読み出し、PCI6のCTB
Lに復元する(ステップ203)。プロセッサ2と通信
バスを設定していた他のプロセッサのCTBLにも、故
障PCl5の通信アドレスが設定されているので、新し
いPCI6の通信アドレスに変更する必要がある。この
ために、本実施例では、アドレス変更の必要性と変更内
容を判断できるPCIを切替えたプロセッサから、ルー
プを経由して通信対象プロセッサのPCIのCTBLを
直接書換えできるように、CTBLの指定エントリのエ
ントリデータ設定機能を、PCIサブコマンド(SPC
コマンド)として実現する。
PCI6のCTBL情報を読み出し、PCI6のCTB
Lに復元する(ステップ203)。プロセッサ2と通信
バスを設定していた他のプロセッサのCTBLにも、故
障PCl5の通信アドレスが設定されているので、新し
いPCI6の通信アドレスに変更する必要がある。この
ために、本実施例では、アドレス変更の必要性と変更内
容を判断できるPCIを切替えたプロセッサから、ルー
プを経由して通信対象プロセッサのPCIのCTBLを
直接書換えできるように、CTBLの指定エントリのエ
ントリデータ設定機能を、PCIサブコマンド(SPC
コマンド)として実現する。
プロセッサ2のPCI管理プログラム15は、退避PC
l5のCTBL情報をエントリ1から順次読み出しくス
テップ205)、エントリ番号(N)を指定してPCI
6に当該エントリ(N)に対応する通信相手PCIのエ
ントリ(EN)情報の変更をPCI6に指示する(ステ
ップ206)。
l5のCTBL情報をエントリ1から順次読み出しくス
テップ205)、エントリ番号(N)を指定してPCI
6に当該エントリ(N)に対応する通信相手PCIのエ
ントリ(EN)情報の変更をPCI6に指示する(ステ
ップ206)。
変更情報は、以下のようにして決定することが可能であ
る。送信エントリ(ES)と受信エントリ(ER)がE
R=ES+1のベア関係にあるので、ENの送受信区分
は、Nが奇数時にはl(受信)、偶数時には0(送信)
に決定する。
る。送信エントリ(ES)と受信エントリ(ER)がE
R=ES+1のベア関係にあるので、ENの送受信区分
は、Nが奇数時にはl(受信)、偶数時には0(送信)
に決定する。
ENのPCI通信アドレスは、PCI6のアドレスであ
る06に決定する。ENのCTBLエントリ番号は、N
に等しい。PCI6は、P(l管理プログラムから与え
られるENとN値を基にして、CTBL書換え用SPC
コマンドの送信フレムを生成する(ステップ207)。
る06に決定する。ENのCTBLエントリ番号は、N
に等しい。PCI6は、P(l管理プログラムから与え
られるENとN値を基にして、CTBL書換え用SPC
コマンドの送信フレムを生成する(ステップ207)。
フレーム中の送信先アドレス<DA)は、N番号の自C
TBLエントリのANより決定される。PC,I管理プ
ログラム15は、全エントリについて、相手PCIのC
TBLを修正した後、PCI6の組込み完了を通信制御
プログラム14に通知する(ステップ210)。通信制
御プログラム14は、この通知を契機にして、管理する
PT内のPCl5をP(16に変更し、通信制御対象プ
ログラム17に対する通信サービスを再開する(ステッ
プ211)。
TBLエントリのANより決定される。PC,I管理プ
ログラム15は、全エントリについて、相手PCIのC
TBLを修正した後、PCI6の組込み完了を通信制御
プログラム14に通知する(ステップ210)。通信制
御プログラム14は、この通知を契機にして、管理する
PT内のPCl5をP(16に変更し、通信制御対象プ
ログラム17に対する通信サービスを再開する(ステッ
プ211)。
SPCコマンドによりCTBLが変更されたプロセッサ
側では、第6図(C)に示すように、PCIからのCT
BL変更通知を契機に、PCI管理プログラムにおいて
、二次媒体にCTBL情報を退避する。すなわち、自P
CIでフレーム受信するとくステップ301)、サブコ
マンドがSPCであるとき(ステップ302)、マツピ
ングテーブルのエントリENの値を受信データに変更す
る(ステップ303)。次に、PCI管理プログラム1
5ヘマッピングテーブルの変更通知を行う(ステップ3
04)。そして、マツピングテーブルを読み込んで、こ
れを二次媒体に退避する(ステップ305)。
側では、第6図(C)に示すように、PCIからのCT
BL変更通知を契機に、PCI管理プログラムにおいて
、二次媒体にCTBL情報を退避する。すなわち、自P
CIでフレーム受信するとくステップ301)、サブコ
マンドがSPCであるとき(ステップ302)、マツピ
ングテーブルのエントリENの値を受信データに変更す
る(ステップ303)。次に、PCI管理プログラム1
5ヘマッピングテーブルの変更通知を行う(ステップ3
04)。そして、マツピングテーブルを読み込んで、こ
れを二次媒体に退避する(ステップ305)。
第7図は、本発明の第2の実施例を示す複合計算機シス
テムのブロック図である。
テムのブロック図である。
第7図において、21はリング形状を形成する高速通信
路、22〜26はループ21に結合されたプロセッサ群
、27〜31は各プロセッサのPCI、34〜38はP
CI内のCTBLである。
路、22〜26はループ21に結合されたプロセッサ群
、27〜31は各プロセッサのPCI、34〜38はP
CI内のCTBLである。
プロセッサ22とプロセッサ23とは、デユーブレツク
システムを構成している。ここでは、プロセッサ22を
現用系、プロセッサ23を予備系と仮定する。32は現
用系のシステムファイルで、現用のプロセッサ22に初
期接続される。33は予備系のシステムファイルで、プ
ロセッサ23に初期接続される。PCl27とPCl2
8は、それぞれプロセッサ22と23のPCIとして使
用される。
システムを構成している。ここでは、プロセッサ22を
現用系、プロセッサ23を予備系と仮定する。32は現
用系のシステムファイルで、現用のプロセッサ22に初
期接続される。33は予備系のシステムファイルで、プ
ロセッサ23に初期接続される。PCl27とPCl2
8は、それぞれプロセッサ22と23のPCIとして使
用される。
本実施例では、現用プロセッサ22がプロセッサ故障■
により使用不可能になったとき、現用系のシステムファ
イル32をプロセッサ23のPCl28に接続変更■し
、現用システムをプロセッサ23に再立ち上げすること
によりサービスを継続することができる。この場合にも
、使用PCIが変更されるため、PCIアドレスの変更
処理が必要となる。本実施例では、PCIアドレスの変
更を、プロセッサ上のプログラムに意識させることな〈
実施できる。すなわち、予備系での再立ち上げ時に、P
Cl27の退避CTBL情報39をPCl28のCTB
L35に復元■し、第6図の動作と同じようにして、他
PCI29〜31のCTBL情報36〜38のPCI通
信アドレスをPCI 27からPCl28に変更■する
ことにより、プロセッサ22上で動作していたときのバ
ス番号とCTBLエントリ番号を引き続きそのまま使用
することができる。
により使用不可能になったとき、現用系のシステムファ
イル32をプロセッサ23のPCl28に接続変更■し
、現用システムをプロセッサ23に再立ち上げすること
によりサービスを継続することができる。この場合にも
、使用PCIが変更されるため、PCIアドレスの変更
処理が必要となる。本実施例では、PCIアドレスの変
更を、プロセッサ上のプログラムに意識させることな〈
実施できる。すなわち、予備系での再立ち上げ時に、P
Cl27の退避CTBL情報39をPCl28のCTB
L35に復元■し、第6図の動作と同じようにして、他
PCI29〜31のCTBL情報36〜38のPCI通
信アドレスをPCI 27からPCl28に変更■する
ことにより、プロセッサ22上で動作していたときのバ
ス番号とCTBLエントリ番号を引き続きそのまま使用
することができる。
第8図は、本発明の第3の実施例を示す複合計算機シス
テムのブロック図である。
テムのブロック図である。
第8図において、lはリング形状を形成する高速通信路
、51〜55はループに結合されたブロセッサ群、56
〜61は各プロセッサのPCIであって、このうちPC
l58はPCl56とPCl57の共通予備として使用
される。すなわち、複数のプロセッサ(51と52)で
予備Pljを共用する。そのために、PCl56〜58
とプロセッサ51.52の間に、切り替えスイッチ70
(以後、PSUと記す、P CI Switchin
g 0nit)を設置する。第8図においては、P(
jの切り替えを自動化するために、ループに接続された
特定のプロセッサ55(以後、SCPと記す、SWit
ching P CI Processor)に、
PCI切り替え制御を付加している。80は、5CP5
5からPCIとプロセッサ間の接続切り替えを行うため
の制御用インタフェース(以後、CIと記す、C。
、51〜55はループに結合されたブロセッサ群、56
〜61は各プロセッサのPCIであって、このうちPC
l58はPCl56とPCl57の共通予備として使用
される。すなわち、複数のプロセッサ(51と52)で
予備Pljを共用する。そのために、PCl56〜58
とプロセッサ51.52の間に、切り替えスイッチ70
(以後、PSUと記す、P CI Switchin
g 0nit)を設置する。第8図においては、P(
jの切り替えを自動化するために、ループに接続された
特定のプロセッサ55(以後、SCPと記す、SWit
ching P CI Processor)に、
PCI切り替え制御を付加している。80は、5CP5
5からPCIとプロセッサ間の接続切り替えを行うため
の制御用インタフェース(以後、CIと記す、C。
ntrolled I nterface)であって
、SCP 55AのPCI故障通知や5CP55からP
SU70への切り替え指示に使用される。
、SCP 55AのPCI故障通知や5CP55からP
SU70への切り替え指示に使用される。
いま、プロセッサ51の現用PCl56が使用不可とな
った場合を仮定する。プロセッサ51は、PCl56の
故障■のためにループによるプロセッサ間通信を使用で
きなくなり、CIルートで予備PCIを管理している5
CP55にPCl56の故障を通知■する。5CP55
は、予備PCl58をプロセッサ51に割当てるため、
CIルートでPSU70の切替え■を行った後、プロセ
ッサ51にCIルートでPCl58が使用可能であるこ
とを通知■する。以後、本発明のPctアドレス変更処
理にもとづいて、PCIのCTBL情報の復元と修正が
実施される。すなわち、二次媒体のCTBL退避情報6
3よりPCl58のCTBLを復元■するとともに、S
PCコマンドによる他PCl57.59〜61のCTB
L情報のPCI通信アドレスをPCl58に変更■する
。
った場合を仮定する。プロセッサ51は、PCl56の
故障■のためにループによるプロセッサ間通信を使用で
きなくなり、CIルートで予備PCIを管理している5
CP55にPCl56の故障を通知■する。5CP55
は、予備PCl58をプロセッサ51に割当てるため、
CIルートでPSU70の切替え■を行った後、プロセ
ッサ51にCIルートでPCl58が使用可能であるこ
とを通知■する。以後、本発明のPctアドレス変更処
理にもとづいて、PCIのCTBL情報の復元と修正が
実施される。すなわち、二次媒体のCTBL退避情報6
3よりPCl58のCTBLを復元■するとともに、S
PCコマンドによる他PCl57.59〜61のCTB
L情報のPCI通信アドレスをPCl58に変更■する
。
このように、第2の実施例では、デュプレックス構成を
とるシステムのプロセッサ故障時には、プロセッサ切替
えにより使用PCIを変更する場合に、PCI切替えに
よるPCI通信アドレスの変更をプログラムに意識させ
ることな〈実施できるとともに、第3の実施例では、予
備PCIに予め通信バスを用意しておく必要がなく、複
数プロセッサと予備PCI間に切替えスイッチを配置す
ることにより、複数プロセッサ間で予備PCIを共用す
ることが可能である。
とるシステムのプロセッサ故障時には、プロセッサ切替
えにより使用PCIを変更する場合に、PCI切替えに
よるPCI通信アドレスの変更をプログラムに意識させ
ることな〈実施できるとともに、第3の実施例では、予
備PCIに予め通信バスを用意しておく必要がなく、複
数プロセッサと予備PCI間に切替えスイッチを配置す
ることにより、複数プロセッサ間で予備PCIを共用す
ることが可能である。
以上説明したように、本発明によれば、プロセッサ間結
合装置(PCI)が故障して、予備PCIに切替えた場
合にも、PCI切替えによるPCI通信アドレスの変更
をプロセッサ上のプログラムに意識させることなく、切
替え前に使用していたプログラムが管理する論理的なパ
ス番号とCTBLエントリ番号を用いて、そのまま通信
を継続することが可能である。
合装置(PCI)が故障して、予備PCIに切替えた場
合にも、PCI切替えによるPCI通信アドレスの変更
をプロセッサ上のプログラムに意識させることなく、切
替え前に使用していたプログラムが管理する論理的なパ
ス番号とCTBLエントリ番号を用いて、そのまま通信
を継続することが可能である。
第1図は本発明の第1の実施例を示す複合計算機システ
ムのブロック図、第2図は第1図におけるバス管理テー
ブル(PT)の内容を示す図、第3図は第1図における
PCIのマツピングテーブル(CT B L)の内容を
示す図、第4図は第1図における通信路上に流れる通信
データフレームのフォーマット図、第5図は第1図にお
けるプロセッサの送受信処理のフローチャート、第6図
は第1図におけるPCI切替え処理のフローチャート、
第7図は本発明の第2の実施例を示す複合計算機システ
ムのブロック図、第8図は本発明の第3の実施例を示す
複合計算機システムのブロック図である。
ムのブロック図、第2図は第1図におけるバス管理テー
ブル(PT)の内容を示す図、第3図は第1図における
PCIのマツピングテーブル(CT B L)の内容を
示す図、第4図は第1図における通信路上に流れる通信
データフレームのフォーマット図、第5図は第1図にお
けるプロセッサの送受信処理のフローチャート、第6図
は第1図におけるPCI切替え処理のフローチャート、
第7図は本発明の第2の実施例を示す複合計算機システ
ムのブロック図、第8図は本発明の第3の実施例を示す
複合計算機システムのブロック図である。
Claims (1)
- (1)複数のプロセッサがそれぞれプロセッサ間結合装
置(以下、PCI)を介してリング形状ないしバス形状
の閉じられた通信路に接続され、該通信路を経由して相
互間でデータ送受信を行うプロセッサ間通信方式におい
て、現用PCIの故障に備えて用意される予備PCIと
、各PCI内に設けられ、プログラムが管理する通信バ
スに1対1に対応した通信アドレス情報をエントリとし
、エントリ情報として通信相手となるPCIの通信アド
レスおよびエントリ番号が設定されるマッピングテーブ
ルと、該マッピングテーブルの情報を退避するための二
次媒体とを有し、現用PCIによる通信が不通になった
時、上記二次媒体に退避されているマッピング情報を上
記予備PCIのマッピングテーブルに再設定し、退避マ
ッピング情報より通信相手PCIの通信アドレスとエン
トリ番号を取得し、通信路を介して上記マッピング情報
中の通信アドレスを、故障PCIの通信アドレスから予
備PCIの通信アドレスに変更し、上記マッピングテー
ブルの変更を通信相手プロセッサ上のプログラムに通知
することを特徴とするプロセッサ間結合装置切替え方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2123950A JPH0421059A (ja) | 1990-05-14 | 1990-05-14 | プロセッサ間結合装置切替え方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2123950A JPH0421059A (ja) | 1990-05-14 | 1990-05-14 | プロセッサ間結合装置切替え方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0421059A true JPH0421059A (ja) | 1992-01-24 |
Family
ID=14873362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2123950A Pending JPH0421059A (ja) | 1990-05-14 | 1990-05-14 | プロセッサ間結合装置切替え方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0421059A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0713893A (ja) * | 1993-06-29 | 1995-01-17 | Nec Corp | オンラインシステムの障害復旧方式 |
| US5548746A (en) * | 1993-11-12 | 1996-08-20 | International Business Machines Corporation | Non-contiguous mapping of I/O addresses to use page protection of a process |
| KR100418964B1 (ko) * | 2001-10-23 | 2004-02-14 | 엘지전자 주식회사 | 피시아이 시스템 이중화 장치 |
| WO2010070713A1 (ja) * | 2008-12-19 | 2010-06-24 | 富士通株式会社 | 情報処理装置、制御方法 |
-
1990
- 1990-05-14 JP JP2123950A patent/JPH0421059A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0713893A (ja) * | 1993-06-29 | 1995-01-17 | Nec Corp | オンラインシステムの障害復旧方式 |
| US5548746A (en) * | 1993-11-12 | 1996-08-20 | International Business Machines Corporation | Non-contiguous mapping of I/O addresses to use page protection of a process |
| KR100418964B1 (ko) * | 2001-10-23 | 2004-02-14 | 엘지전자 주식회사 | 피시아이 시스템 이중화 장치 |
| WO2010070713A1 (ja) * | 2008-12-19 | 2010-06-24 | 富士通株式会社 | 情報処理装置、制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2339783C (en) | Fault tolerant computer system | |
| JP4543051B2 (ja) | Ipネットワーク上の遠隔データファシリティ | |
| US5878205A (en) | Method and system for processing complex recovery using polling signals in a shared medium | |
| US7130975B2 (en) | Data processing system | |
| EP3694148A1 (en) | Configuration modification method for storage cluster, storage cluster and computer system | |
| US7143254B2 (en) | Remote copy system | |
| US7082506B2 (en) | Remote copy control method, storage sub-system with the method, and large area data storage system using them | |
| US7269611B2 (en) | Storage system and storage system control method | |
| US7512757B2 (en) | Computer system and control method for the computer system | |
| US20080215835A1 (en) | Storage system and data processing system | |
| US20070016751A1 (en) | File system | |
| CN112910694B (zh) | 一种归档日志传输的方法、系统及介质 | |
| JPH08212095A (ja) | クライアントサーバ制御システム | |
| CN115292408A (zh) | MySQL数据库的主从同步方法、装置、设备及介质 | |
| JPH086910A (ja) | クラスタ型計算機システム | |
| US7003645B2 (en) | Use of a storage medium as a communications network for liveness determination in a high-availability cluster | |
| US7752493B2 (en) | High reliability system, redundant construction control method, and program | |
| CN101163036B (zh) | 实现网络设备管理软件双机热备份的方法 | |
| JPH11224207A (ja) | マルチクラスタシステムを構成する計算機 | |
| JPH0421059A (ja) | プロセッサ間結合装置切替え方式 | |
| JP3441264B2 (ja) | 多重系システム | |
| CN112256484A (zh) | 一种数据备份的方法、装置和系统 | |
| CN119995717A (zh) | 一种光纤反射内存网的多环拓扑冗余及数据强实时容错方法 | |
| CN113904973B (zh) | 路由更新方法、介质、装置和计算设备 | |
| JPH0458636A (ja) | 通信パス二重化制御方式 |