JPH0421103Y2 - - Google Patents
Info
- Publication number
- JPH0421103Y2 JPH0421103Y2 JP4855982U JP4855982U JPH0421103Y2 JP H0421103 Y2 JPH0421103 Y2 JP H0421103Y2 JP 4855982 U JP4855982 U JP 4855982U JP 4855982 U JP4855982 U JP 4855982U JP H0421103 Y2 JPH0421103 Y2 JP H0421103Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitance
- measurement
- semiconductor switching
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005259 measurement Methods 0.000 claims description 48
- 239000004065 semiconductor Substances 0.000 claims description 30
- 238000010586 diagram Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 2
- 101150015217 FET4 gene Proteins 0.000 description 1
- 101000905241 Mus musculus Heart- and neural crest derivatives-expressed protein 1 Proteins 0.000 description 1
- 101100444142 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) dut-1 gene Proteins 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
この考案は、単一の静電容量測定器によつて2
点以上の多点を測定可能とする静電容量測定用切
換スイツチに関するものである。[Detailed description of the invention] This invention allows two
The present invention relates to a changeover switch for capacitance measurement that is capable of measuring multiple points.
物体の静電容量を測定することは、物体の形
状、性質等の変化が静電容量の変動として現われ
ることから、工業計測における重要な計測手段の
一つである。 Measuring the capacitance of an object is one of the important measurement means in industrial measurement because changes in the shape, properties, etc. of the object appear as fluctuations in capacitance.
ところで、工業的な静電容量の測定において
は、2点以上の多点を測定することの要求が多
く、このような場合は、各点を順次切換えて一つ
の測定器に接続する切換スイツチが用いられてい
る。この切換スイツチは、測定器を複数個用意す
るよりも経済的に有利となるのみではなく、測定
誤差を均一化できる点でも有利となる。また、基
準となるキヤパシタンスと被測定物をほぼ同時に
測定し、被測定物の測定値を基準キヤパシタンス
の測定値によつて誤差を補正する場合にも切換ス
イツチが必要となる。 By the way, in industrial capacitance measurements, there are many demands for measuring multiple points (two or more points), and in such cases, it is necessary to use a switch that sequentially switches each point and connects it to one measuring device. It is used. This changeover switch is not only more economically advantageous than preparing a plurality of measuring instruments, but also advantageous in that measurement errors can be made uniform. Further, a changeover switch is also required when measuring the reference capacitance and the object to be measured almost simultaneously and correcting errors in the measured value of the object to be measured using the measured value of the reference capacitance.
上記の切換スイツチとしては、リレー接点のよ
うな機械式のものと、半導体スイツチング素子と
があるが、工業計測においては、機械式のものは
応答速度と寿命の点に問題があるため、半導体ス
イツチング素子の使用が考えられる。しかし、半
導体スイツチング素子は、オン時の導通抵抗(以
下、オン時の導通抵抗をオン抵抗という)が完全
に零にならないという欠点がある。このオン抵抗
は、静電容量を測定する際、インピーダンスの位
相誤差、絶対値誤差の要因となる。また、オン抵
抗は、温度によつても変化するため、測定値を不
安定にする。従つて、上記半導体スイツチング素
子としては、オン抵抗の小さいものを選択するこ
とになるが、半導体の本質的な構造から、オン抵
抗が小さくなるほど各電極間の静電容量は大きく
なり(オン抵抗が1Ω以下の半導体スイツチング
素子では、数100pF以上になるものもある)、こ
の静電容量も温度によつて変化するという問題が
ある。 The above-mentioned changeover switches include mechanical ones such as relay contacts and semiconductor switching elements, but in industrial measurement, mechanical ones have problems in response speed and lifespan, so semiconductor switching devices are used. The use of elements is considered. However, semiconductor switching devices have a drawback in that the conduction resistance when on (hereinafter referred to as on-resistance) does not become completely zero. This on-resistance causes a phase error and absolute value error of impedance when measuring capacitance. Furthermore, since the on-resistance changes depending on the temperature, the measured value becomes unstable. Therefore, as the above-mentioned semiconductor switching element, one with a small on-resistance is selected. However, due to the essential structure of a semiconductor, the smaller the on-resistance, the larger the capacitance between each electrode (the on-resistance increases). (Some semiconductor switching devices with a resistance of 1 ohm or less have a capacitance of several 100 pF or more.) However, there is a problem in that this capacitance also changes depending on the temperature.
例えば、NチヤンネルMOS型電界効果トラン
ジスタ(以下、MOS−FETという)を静電容量
測定器(以下測定器とする)の切換スイツチに使
用した場合、第1図aに示すMOS−FETのオン
時とオフ時の等価回路は、各々同図b及びcに示
すようになる。図中Sはソース、Dはドレイン、
Gはゲート、SBはサブストレートである。 For example, when an N-channel MOS field effect transistor (hereinafter referred to as MOS-FET) is used as a changeover switch for a capacitance measuring instrument (hereinafter referred to as measuring instrument), when the MOS-FET is turned on as shown in Figure 1a, The equivalent circuits in the OFF state are shown in Figures b and c, respectively. In the figure, S is the source, D is the drain,
G is the gate and SB is the substrate.
ここで、オン時の等価回路のオン抵抗RSDが無
視できる程小さいと仮定しても、ソース・ゲート
間の静電容量CSG、ドレイン・ゲート間の静電容
量CDG、ソース・サブストレート間の静電容量
CSSB、ドレイン・サブストレート間の静電容量
CDSBがこの半導体スイツチング素子に起因する測
定誤差となつて現われる。なお、サブストレート
電極のない接合型電界効果トランジスタ(以下、
J−FETという)でも、静電容量CSG、CDGが存在
するから測定誤差は同様に現われる。 Here, even if we assume that the on-resistance R SD of the equivalent circuit when on is negligibly small, the source-gate capacitance C SG , the drain-gate capacitance C DG , the source substrate capacitance between
C SSB , drain-to-substrate capacitance
C DSB appears as a measurement error caused by this semiconductor switching element. Note that junction field effect transistors without substrate electrodes (hereinafter referred to as
Even in the case of a J-FET (J-FET), measurement errors appear similarly because capacitances C SG and C DG exist.
また、オフ時にはオン抵抗RSDが無限大となつ
たとしても、測定器と被測定物とは、第1図cに
示すように、ソース・ドレイン間の静電容量CSD
により結合され、他の被測定物に影響を与えるた
め、静電容量CSG、CSSBは、誤差要因となる。 In addition, even if the on-resistance R SD becomes infinite when it is off, the capacitance C SD between the source and drain between the measuring instrument and the object to be measured, as shown in Figure 1c, is
The capacitances C SG and C SSB become error factors because they are coupled with each other and affect other objects under test.
このため、従来は、第6図に示すようなブリツ
ジ型測定器では、被測定物CXNを接続するブリツ
ジBのアームa1と対向するアームa2に、同種の半
導体スイツチング素子SWを取り付け、半導体ス
イツチング素子SWによる誤差を打ち消し合うよ
うにしたり、第7図に示すような被測定物CXNに
流れる電流を測定し、その電流値から被測定物
CXNの静電容量を求めるものでは、基準キヤパシ
タと被測定物CXNとを同種の半導体スイツチング
素子SWで交互に切換え、両者に流れる電流値を
測定し、被測定物CXNの測定値を基準キヤパシタ
CAの測定値で補正しながら算出を行なうように
して、半導体スイツチング素子SWのON抵抗と
各端子間の静電容量による測定誤差を小さくする
ことを行なつているが、絶対誤差を1pF以下に抑
えること、及び−25℃〜+85℃の工業的雰囲気下
で測定の安定度を0.1pF以下に抑えることは、困
難である。 For this reason, conventionally, in a bridge-type measuring instrument as shown in FIG. 6, a semiconductor switching element SW of the same type is attached to arm a 1 of bridge B that connects the object to be measured C The error caused by the semiconductor switching element SW can be canceled out, or the current flowing through the device under test (C
To determine the capacitance of C XN , the reference capacitor and the object to be measured C reference capacitor
Calculations are performed while correcting them using the measured value of CA to reduce the measurement error due to the ON resistance of the semiconductor switching element SW and the capacitance between each terminal, but the absolute error is kept below 1 pF. It is difficult to suppress the measurement stability and to suppress the measurement stability to 0.1 pF or less in an industrial atmosphere of -25°C to +85°C.
しかしながら、工業計測に使用される静電容量
測定では、誤差が0.01pF以下となるものを要求す
ることが多く、このような場合は、一つの被測定
点に対し、一つの測定器を対応させるため、非常
に高価となる等の問題がある。 However, capacitance measurements used in industrial measurements often require an error of 0.01pF or less, and in such cases, it is necessary to use one measuring device for one measured point. Therefore, there are problems such as being extremely expensive.
この考案は、以上の事情に鑑みなされたもの
で、その目的とするところは、オン抵抗を小さく
すると共に電極間の静電容量の影響をなくすこと
により、切換えに起因する誤差がほとんど生じな
い静電容量測定用切換スイツチを提供することに
ある。 This idea was devised in view of the above circumstances, and its purpose is to reduce the on-resistance and eliminate the influence of capacitance between electrodes, thereby reducing the chance of errors caused by switching. An object of the present invention is to provide a changeover switch for capacitance measurement.
即ち、この考案は、静電容量測定時に、測定器
と被測定物とを接続するケーブルの静電容量を打
消すために使用されるガード・シールド技法の原
理に基づいて行なわれたものであり、以下、ガー
ド・シールド技法の原理を第2図に基づいて説明
する。 In other words, this invention was based on the principle of the guard shield technique used to cancel the capacitance of the cable connecting the measuring device and the object under test when measuring capacitance. Hereinafter, the principle of the guard shield technique will be explained based on FIG.
第2図に示すように、ガード・シールド技法
は、被測定物1に、シールド線2の内部導体2a
を介して適当な交流電源3から交流電圧νを印加
し、被測定物1に流れる電流iを測定することに
より被測定物1の静電容量Cを測定する。即ち、
静電容量Cは、
i=jwCν
∴C=i/jwν
として求められる。しかしながら、ケーブル2の
内部導体2aと外部導体2b間には、ケーブル容
量CSが存在するため、外部導体2bをアースに接
続すると、ケーブル容量CSにも電流が流れ、測定
電流iSは、
iS=jw(C+CS)ν
となり、被測定物1の静電容量Cが測定できなく
なる。そこで、ケーブル2の外部導体2bを、交
流電源3の内部導体2aへの印加点に接続し、交
流電圧νで駆動する。このとき、交流電源3の出
力インピーダンスが十分小さく、しかも電流計の
内部インピーダンスも十分小さいとすると、ケー
ブル2の内部導体2aと外部導体2bとの電位差
がなくなり、ケーブル容量CSには電流が流れず、
測定電流imは、
im=i=jwCν
となり、被測定物1の静電容量Cを直接求めるこ
とが可能となる。 As shown in FIG. 2, the guard shield technique uses an internal conductor 2a of a shield wire 2 to
The capacitance C of the object to be measured 1 is measured by applying an AC voltage ν from a suitable AC power source 3 via the AC power source 3 and measuring the current i flowing through the object to be measured 1. That is,
The capacitance C is determined as i=jwCν ∴C=i/jwν. However, since a cable capacitance C S exists between the inner conductor 2a and the outer conductor 2b of the cable 2, when the outer conductor 2b is connected to the ground, a current also flows through the cable capacitance C S , and the measured current i S is i S =jw(C+C S )ν, and the capacitance C of the object to be measured 1 cannot be measured. Therefore, the outer conductor 2b of the cable 2 is connected to the application point of the AC power source 3 to the inner conductor 2a, and is driven with an AC voltage ν. At this time, if the output impedance of the AC power supply 3 is sufficiently small and the internal impedance of the ammeter is also sufficiently small, the potential difference between the internal conductor 2a and the external conductor 2b of the cable 2 disappears, and current flows through the cable capacitance C S. figure,
The measurement current im becomes im=i=jwCν, and it becomes possible to directly determine the capacitance C of the object to be measured 1.
即ち、第3図に示すように例えば、Nチヤンネ
ルMOS−FET4等の半導体スイツチング素子の
入出力端子のソースSに測定器(図示せず)の測
定用交流電圧源Vを接続し、出力端子のドレイン
Dに被測定物1を接続する。そして、これら入出
力端子S、D以外の端子即ち、制御端子のゲート
Gに、上記測定用交流電圧源Vと同位相、同電位
の交流電圧を出力する駆動電圧源V′を接続し、
前記駆動電圧源V′の出力電圧ν′と開閉制御信号
VGとが重畳された電圧VG+ν′を印加する。また
同様に、サブスレート端子SBに、前記駆動電圧
源V′を接続し、駆動電圧源V′の出力電圧ν′とバイ
アス電圧−VSとが重畳された電圧−VS+ν′を印
加することにより、ガード・シールド技法と同様
の効果が現われ、静電容量CSG、CSSB、CDG、CDSB
には測定用交流電圧源Vによる交流電流がほとん
ど流れず、MOS−FET4のオン時、オフ時の電
極間容量に直接起因する測定誤差がなくなる。こ
のとき、MOS−FET4のオフ時に測定器から切
離されるドレインD(ソースSの場合もある)に
は、オフ時のみ作動するスイツチ手段5を介して
前記駆動電圧源V′を接続し、前記電圧源V′の出
力電圧ν′を印加してソースSとドレインDとを同
電位とし、その静電容量CSDによる漏れ電流や充
放電電流を生じさせないようにしてオフ時に測定
器と被測定物1との結合をなくす。上記スイツチ
手段5には、MOS−FET等の半導体スイツチン
グ素子を用い、このスイツチング素子のゲートに
も前記MOS−FET4のゲートGと同様に前記駆
動電圧源V′を接続し、オン抵抗を小さくし、且
つ各電極間の静電容量の影響をなくすようにして
もよい。 That is, as shown in FIG. 3, for example, an AC voltage source V for measurement of a measuring instrument (not shown) is connected to the source S of the input/output terminal of a semiconductor switching element such as an N-channel MOS-FET4, and the output terminal is Connect the object to be measured 1 to the drain D. Then, a driving voltage source V' that outputs an AC voltage having the same phase and the same potential as the measurement AC voltage source V is connected to terminals other than these input/output terminals S and D, that is, the gate G of the control terminal,
Output voltage ν′ of the drive voltage source V′ and opening/closing control signal
A voltage V G +ν' that is superimposed with V G is applied. Similarly, the drive voltage source V' is connected to the substrate terminal SB, and a voltage -V S +ν' in which the output voltage ν' of the drive voltage source V' and the bias voltage -V S are superimposed is applied. By doing this, an effect similar to the guard shield technique appears, and the capacitances C SG , C SSB , C DG , C DSB
Almost no alternating current from the measuring alternating current voltage source V flows through, and there is no measurement error directly caused by the capacitance between the electrodes when the MOS-FET 4 is on or off. At this time, the drive voltage source V' is connected to the drain D (sometimes the source S) which is disconnected from the measuring instrument when the MOS-FET 4 is turned off via a switch means 5 that operates only when the MOS-FET 4 is turned off. The output voltage ν' of the voltage source V' is applied to bring the source S and drain D to the same potential, and the measuring instrument and the measured object are connected to each other in the off state by applying the output voltage ν ' of the voltage source V' and making the source S and the drain D the same potential to prevent leakage current or charging/discharging current due to the capacitance CSD. Eliminate the bond with thing 1. The switching means 5 uses a semiconductor switching element such as a MOS-FET, and the gate of this switching element is also connected to the drive voltage source V' in the same way as the gate G of the MOS-FET 4 to reduce the on-resistance. , and the influence of capacitance between each electrode may be eliminated.
なお、被測定物1の静電容量Cは、MOS−
FET4のソースSに印加する測定用交流電圧と、
ソースSに流れる電流imを測定することにより、
C=i/jwνとして求められるが、静電容量Cは、
電流の絶対値及び電圧と電流の位相差を求めるな
どする他の手段により算出してもよい。 Note that the capacitance C of the object to be measured 1 is MOS-
A measuring AC voltage applied to the source S of FET4,
By measuring the current im flowing through the source S,
Although it is determined as C=i/jwν, the capacitance C may be calculated by other means such as determining the absolute value of the current and the phase difference between the voltage and the current.
次に、この考案の実施例を第4図に基づいて説
明すると、SW1・SW2はNチヤンネルMOS−
FETからなる主スイツチ、補助スイツチであり、
各スイツチSW1・SW2のそれぞれソースSは、測
定器(図示せず)の測定用交流電圧源Vに接続さ
れている。また、各スイツチSW1・SW2のサブス
トレートSBには、抵抗R1を介して所定のバイア
ス電圧−VS(通常は供給電圧である−15Vである)
が加えられる一方、駆動電圧源V′として、測定
用交流電圧源VがコンデンサC1を介して接続さ
れ、電圧−VS+ν′が印加される。また、主スイツ
チSW1のゲートGには、抵抗R2を介して開閉制
御信号VGが加えられると共に、駆動電圧源V′と
して、測定用交流電圧源VがコンデンサC2を介
して接続され、電圧VG+ν′が印加される。さら
に、補助スイツチSW2のゲートGには、インバー
タ6及び抵抗R3を介して開閉制御信号Gが加え
られると共に、駆動電圧源V′として測定用交流
電圧源VがコンデンサC3を介して接続され、電
圧G+ν′が印加されている。補助スイツチSW2
は、主スイツチSW1がオフのときオンとなつて遮
断状態となつた主スイツチSW1の被測定物1側、
即ち、ドレインDと測定用交流電圧源Vとを接続
し、ドレインDに測定用交流電圧を印加し、オフ
時の主スイツチSW1の静電容量CSDによる影響を
なくす。 Next, an embodiment of this invention will be explained based on FIG. 4. SW 1 and SW 2 are N-channel MOS-
Main switch and auxiliary switch consisting of FET,
The sources S of each of the switches SW 1 and SW 2 are connected to a measurement AC voltage source V of a measuring device (not shown). In addition, the substrate SB of each switch SW 1 and SW 2 is supplied with a predetermined bias voltage -V S (usually the supply voltage -15V) via a resistor R 1 .
On the other hand, a measuring AC voltage source V is connected as a drive voltage source V' via a capacitor C1 , and a voltage -V S +v' is applied. Furthermore, an opening/closing control signal V G is applied to the gate G of the main switch SW 1 via a resistor R 2 , and a measurement AC voltage source V is connected via a capacitor C 2 as a drive voltage source V'. , voltage V G +ν' is applied. Further, a switching control signal G is applied to the gate G of the auxiliary switch SW 2 via an inverter 6 and a resistor R 3 , and an AC voltage source V for measurement is connected as a drive voltage source V' via a capacitor C 3 . and a voltage G + ν' is applied. Auxiliary switch SW 2
is the DUT 1 side of main switch SW 1 , which was turned on and cut off when main switch SW 1 was off,
That is, the drain D is connected to the measurement AC voltage source V, and the measurement AC voltage is applied to the drain D to eliminate the influence of the capacitance C SD of the main switch SW 1 when it is off.
第4図に示す回路図において、測定用交流電圧
源Vの周波数によるコンデンサC1のインピーダ
ンスが抵抗R1のインピーダンスに比し十分小さ
ければ、サブストレートSBは測定用交流電圧源
Vにほぼ等しい電圧となり、静電容量CSSB・CDSB
の影響がなくなる。また、測定用交流電圧源Vの
周波数によるコンデンサC2、C3のインピーダン
スが抵抗R2、R3のインピーダンスに比し十分小
さく、しかも信号電圧VG・Gの波形を余りくず
れないように選択すれば、各ゲートGが前記電圧
と等しくなり、静電容量CSG、CDGの影響がなくな
る。さらに、各電極に加える交流電圧は、測定用
交流電圧よりやや小さくしたほうが良好な特性を
示すことがあるが、このような場合は、コンデン
サにより適当に分圧してやればよい。 In the circuit diagram shown in Fig. 4, if the impedance of the capacitor C 1 due to the frequency of the measurement AC voltage source V is sufficiently small compared to the impedance of the resistor R 1 , the substrate SB will have a voltage approximately equal to the measurement AC voltage source V. Therefore, the capacitance C SSB・C DSB
The effect of will disappear. In addition, the impedance of the capacitors C 2 and C 3 due to the frequency of the AC voltage source V for measurement is sufficiently small compared to the impedance of the resistors R 2 and R 3 , and is selected so as not to distort the waveform of the signal voltage V G・G too much. Then, each gate G becomes equal to the voltage mentioned above, and the influence of the capacitances C SG and C DG disappears. Furthermore, better characteristics may be exhibited if the AC voltage applied to each electrode is slightly lower than the measurement AC voltage; in such a case, the voltage may be divided appropriately using a capacitor.
次に、第5図にこの考案の他の使用例が示され
ている。これは、主スイツチSW1がオフである際
に、被測定物1に測定用交流電圧源Vを直接加え
ることが好ましくない場合であり、例えば、被測
定点が多く、切離されている測定点のすべてに測
定用交流電圧源Vを加えることは、交流電圧源V
の負担が大き過ぎるといつた場合である。この場
合は、同図に示すように、測定用交流電圧源Vを
2つのスイツチSW1・SW3を介して被測定物1と
接続し、副スイツチSW2をスイツチSW1・SW3の
中間点に設ければよい。 Next, FIG. 5 shows another example of the use of this invention. This is a case where it is not preferable to directly apply the measurement AC voltage source V to the object under test 1 when the main switch SW 1 is off. Adding the AC voltage source V for measurement to all of the points is the AC voltage source V
This may be the case if the burden is too great. In this case, as shown in the figure, the measurement AC voltage source V is connected to the device under test 1 via two switches SW 1 and SW 3 , and the sub switch SW 2 is connected between the switches SW 1 and SW 3 . Just set it at a point.
なお、以上の実施例はNチヤンネルMOS−
FETによつて説明したが、J−FET等の他の半
導体スイツチング素子であつてもよい。J−
FETの場合は、NチヤンネルMOS−FETにおい
てサブストレートがないものと考えることができ
るので、例えばJ−FETのゲートを測定用交流
電圧源と接続し、開閉制御信号電圧に測定用交流
電圧を重畳したものを印加するのみでよく、三端
子(接続点が三個のみのもの、例えばトランジス
タ)の半導体スイツチング素子は、J−FETと
同様に、制御用端子を測定用交流電圧源Vと接続
し、開閉制御信号と測定用交流電圧に基づく電圧
を重畳した電圧を印加し、被測定物の接続端子に
半導体スイツチング素子のオフ時のみ作動するス
イツチ手段5によつて測定用交流電圧に基づく電
圧を印加すればよい。また、四端子以上の半導体
スイツチング素子、例えば複数のダイオードによ
つて構成されたものの場合は、被測定物を接続す
る端子及び測定用交流電圧を印加する端子以外の
端子に、前記と同様して、各端子に加えるべき電
圧に測定用交流電圧に基づく電圧を重畳すると共
に、半導体スイツチング素子がオフのとき被測定
物を接続する端子に測定用交流電圧に基づく電圧
を加えればよい。 Note that the above embodiment is an N-channel MOS-
Although FET is used in the explanation, other semiconductor switching elements such as J-FET may be used. J-
In the case of a FET, it can be considered that there is no substrate in an N-channel MOS-FET, so for example, the gate of the J-FET is connected to an AC voltage source for measurement, and the AC voltage for measurement is superimposed on the switching control signal voltage. In the case of a three-terminal (one with only three connection points, such as a transistor) semiconductor switching element, the control terminal is connected to the measurement AC voltage source V, similar to the J-FET. , a voltage is applied that is a superposition of the switching control signal and the voltage based on the AC voltage for measurement, and the voltage based on the AC voltage for measurement is applied to the connection terminal of the object to be measured by the switching means 5, which operates only when the semiconductor switching element is turned off. Just apply it. In addition, in the case of a semiconductor switching element with four or more terminals, for example, one composed of a plurality of diodes, the terminals other than the terminal to which the measured object is connected and the terminal to which the AC voltage for measurement is applied are connected in the same way as above. , a voltage based on the measurement AC voltage may be superimposed on the voltage to be applied to each terminal, and a voltage based on the measurement AC voltage may be applied to the terminal to which the object to be measured is connected when the semiconductor switching element is off.
また当然、前記FET素子では、ソースSとド
レインDとは対称構造となつているため、ドレイ
ンDを入力端子とし、ソースSを出力端子として
もよい。 Naturally, in the FET element, the source S and drain D have a symmetrical structure, so the drain D may be used as an input terminal and the source S may be used as an output terminal.
この考案は、以上のとおり、制御端子付半導体
スイツチング素子の入出力端子に静電容量測定器
の測定用交流電圧源と被測定物とを接続し、前記
被測定物が接続される半導体スイツチング素子の
入出力端子のいづれか一方と、前記測定用交流電
圧源と同位相、同電圧の交流電圧を出力する駆動
電圧源とを、上記半導体スイツチング素子の制御
端子へ加えられる開閉制御信号のOFF信号で作
動するスイツチ手段を介して接続すると共に、前
記駆動電圧源と半導体スイツチング素子の入出力
端子以外の端子とを接続したことにより、半導体
スイツチング素子の各電極間に存在する静電容量
をなくすことができると共にオン抵抗の小さいも
のが得られ、切換スイツチに起因する測定誤差が
微少となり、高速で高信頼性のスイツチを得るこ
とができるという利点を有する。 As described above, this invention connects an AC voltage source for measurement of a capacitance measuring instrument and an object to be measured to the input/output terminals of a semiconductor switching element with a control terminal, and connects the semiconductor switching element to which the object to be measured is connected. Either one of the input/output terminals of the input/output terminal and a drive voltage source that outputs an AC voltage of the same phase and voltage as the measurement AC voltage source are connected by an OFF signal of the opening/closing control signal applied to the control terminal of the semiconductor switching element. By connecting the semiconductor switching element through the operating switching means and connecting the driving voltage source to terminals other than the input/output terminals of the semiconductor switching element, it is possible to eliminate the capacitance existing between each electrode of the semiconductor switching element. This has the advantage that a switch with low on-resistance can be obtained, measurement errors caused by the changeover switch can be minimized, and a switch with high speed and high reliability can be obtained.
第1図aはNチヤンネルMOS−FETのシンボ
ル図、第1図b,cは第1図aのオン時、オフ時
の等価回路図、第2図はガード・シールド技法の
原理図、第3図はこの考案の一例を示す回路の原
理図、第4図は第3図の実用例を示す回路図、第
5図はこの考案の他例を示す簡略化した回路図、
第6図及び第7図は従来例を示す模式図である。
1……被測定物、SW1……MOS−FET、SW2
……スイツチ手段、D……出力端子(ドレイン)、
G……制御端子(ゲート)、S……入力端子(ソ
ース)、SB……サブスレート、V……測定用交流
電圧源、V′……駆動電圧源。
Figure 1a is a symbol diagram of an N-channel MOS-FET, Figures 1b and c are equivalent circuit diagrams of Figure 1a when they are on and off, Figure 2 is a principle diagram of the guard shield technique, and Figure 3 is a diagram of the principle of the guard shield technique. The figure is a principle diagram of a circuit showing an example of this invention, Fig. 4 is a circuit diagram showing a practical example of Fig. 3, and Fig. 5 is a simplified circuit diagram showing another example of this invention.
FIGS. 6 and 7 are schematic diagrams showing conventional examples. 1...Object to be measured, SW 1 ...MOS-FET, SW 2
...Switch means, D...Output terminal (drain),
G...Control terminal (gate), S...Input terminal (source), SB...Substrate, V...Measurement AC voltage source, V'...Drive voltage source.
Claims (1)
端子に、静電容量測定器の測定用交流電圧源と
被測定物とを接続し、前記被測定物が接続され
る半導体スイツチング素子の入出力端子のいづ
れか一方と、前記測定用交流電圧源と同位相、
同電圧の交流電圧を出力する駆動電圧源とを、
上記半導体スイツチング素子の制御端子へ加え
られる開閉制御信号のOFF信号で作動するス
イツチ手段を介して接続すると共に、前記駆動
電圧源と半導体スイツチング素子の入出力端子
以外の端子とを接続したことを特徴とする静電
容量測定用切換スイツチ。 (2) 実用新案登録請求の範囲第1項記載の静電容
量測定用切換スイツチにおいて、上記半導体ス
イツチング素子を絶縁型FET素子とした静電
容量測定用切換スイツチ。 (3) 実用新案登録請求の範囲第1項記載の静電容
量測定用切換スイツチにおいて、上記半導体ス
イツチング素子を接合型FET素子とした静電
容量測定用切換スイツチ。 (4) 実用新案登録請求の範囲第1項記載の静電容
量測定用切換スイツチにおいて、上記半導体ス
イツチング素子をトランジスタ素子とした静電
容量測定用切換スイツチ。[Claims for Utility Model Registration] (1) An AC voltage source for measurement of a capacitance measuring device and an object to be measured are connected to input/output terminals of a semiconductor switching element with a control terminal, and the object to be measured is connected one of the input/output terminals of the semiconductor switching element and the same phase as the measurement AC voltage source,
and a drive voltage source that outputs an AC voltage of the same voltage.
It is characterized in that the switching means is connected via a switching means operated by an OFF signal of the opening/closing control signal applied to the control terminal of the semiconductor switching element, and the drive voltage source is connected to a terminal other than the input/output terminal of the semiconductor switching element. Switch for capacitance measurement. (2) A changeover switch for capacitance measurement according to claim 1, in which the semiconductor switching element is an insulated FET element. (3) The changeover switch for capacitance measurement according to claim 1, in which the semiconductor switching element is a junction FET element. (4) A changeover switch for capacitance measurement according to claim 1, wherein the semiconductor switching element is a transistor element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4855982U JPS58153371U (en) | 1982-03-31 | 1982-03-31 | Switch for capacitance measurement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4855982U JPS58153371U (en) | 1982-03-31 | 1982-03-31 | Switch for capacitance measurement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58153371U JPS58153371U (en) | 1983-10-13 |
| JPH0421103Y2 true JPH0421103Y2 (en) | 1992-05-14 |
Family
ID=30059468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4855982U Granted JPS58153371U (en) | 1982-03-31 | 1982-03-31 | Switch for capacitance measurement |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58153371U (en) |
-
1982
- 1982-03-31 JP JP4855982U patent/JPS58153371U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58153371U (en) | 1983-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806846A (en) | High accuracy direct reading capacitance-to-voltage converter | |
| JPH0278962A (en) | Compensation type current detector | |
| WO2015009700A1 (en) | Current sense circuit with offset calibration | |
| US11611341B2 (en) | Sampling circuit and sampling method | |
| EP0776480B1 (en) | Capacitive measuring device with mosfet | |
| JPS61288436A (en) | Switching matrix structure | |
| JPH11108986A (en) | Apparatus, jig and method for measuring transistor | |
| RU2099722C1 (en) | Low-resistance meter | |
| US5030919A (en) | Zero impedance switch | |
| JPH0650786Y2 (en) | IC test equipment | |
| SU1138753A1 (en) | Method of compensating bias current in switch-type voltage converters | |
| JP3143036B2 (en) | Resistivity measurement circuit | |
| JPH08204509A (en) | Switched capacitor circuit | |
| JPH07120935B2 (en) | Switching circuit | |
| SU698055A2 (en) | Analogue storage cell | |
| JPH0519819Y2 (en) | ||
| JPH0384484A (en) | Magnetic sensor | |
| JPS62194681A (en) | Semiconductor device | |
| JPH05264604A (en) | Digital multimeter | |
| JPS58111533A (en) | input circuit | |
| SU1594435A1 (en) | Method of measuring emf from high-ohmic transmitters | |
| JPH03255968A (en) | Circuit for evaluating and measuring characteristic of circuit element | |
| JP2606178Y2 (en) | Circuit for measuring capacitance load characteristics of devices | |
| JPH0519950B2 (en) | ||
| JPH05340992A (en) | Integrated circuit device |