JPH0421127A - 計算装置 - Google Patents
計算装置Info
- Publication number
- JPH0421127A JPH0421127A JP12614490A JP12614490A JPH0421127A JP H0421127 A JPH0421127 A JP H0421127A JP 12614490 A JP12614490 A JP 12614490A JP 12614490 A JP12614490 A JP 12614490A JP H0421127 A JPH0421127 A JP H0421127A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- address
- program
- output
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野1
本発明は、計算装置における記憶装置の制御方法に関す
る。
る。
計算装置において、プログラム命令の語長に応じて、そ
のプログラム命令のみで制御され得る記憶装置領域は制
限される。
のプログラム命令のみで制御され得る記憶装置領域は制
限される。
例えば、プログラム命令のl gH長が12ビツトに固
定されている計算装置であると、12ビツト全てのビッ
トを使用したとしても、2の12乗(4096)の記・
l装置領域のみしか制御することしかできない。
定されている計算装置であると、12ビツト全てのビッ
トを使用したとしても、2の12乗(4096)の記・
l装置領域のみしか制御することしかできない。
さらに1語長の12ビツト中、中央処理装置に対してど
のような制御を行うのかの情報を提供するビットも必要
であるため、1 g長の12ビツト中、記憶装置領域を
制御するのに割り当てられるのは、6ビツト程度となっ
てしまい、2の6乗(64)の記憶装置領域の制御しか
できない。
のような制御を行うのかの情報を提供するビットも必要
であるため、1 g長の12ビツト中、記憶装置領域を
制御するのに割り当てられるのは、6ビツト程度となっ
てしまい、2の6乗(64)の記憶装置領域の制御しか
できない。
この解決策として使用されている方法は、記憶装置領域
をいくつかのページという単位にわけて、記憶装置番地
の指定を2段階で行うものである。
をいくつかのページという単位にわけて、記憶装置番地
の指定を2段階で行うものである。
所望の記憶装置番地を指定する場合は、まず、所望の記
憶装置番地の属するページをプログラム命令によって指
定する。次に、そのページ中におけるの所望の記憶装置
番地をプログラム命令によって指定するという方法であ
る。
憶装置番地の属するページをプログラム命令によって指
定する。次に、そのページ中におけるの所望の記憶装置
番地をプログラム命令によって指定するという方法であ
る。
[発明が解決しようとする課題]
しかし、外部ページの記憶装置番地へ制御を移す場合は
、必ず2つのプログラム命令を実行せねばならず、記憶
装置の領域を消費する。
、必ず2つのプログラム命令を実行せねばならず、記憶
装置の領域を消費する。
また、このように記・1装置をいくつかのページに分け
て制御する方法を採るのは、それだけ紀・障装置の領域
が限られている計算装置などであり、記憶領域の浪費は
、致命的問題となり得る。
て制御する方法を採るのは、それだけ紀・障装置の領域
が限られている計算装置などであり、記憶領域の浪費は
、致命的問題となり得る。
本発明の目的は、1つのプログラム命令を実行するだけ
で他ページの記憶装置番地に制御を移すことを可能にす
るもの、である。
で他ページの記憶装置番地に制御を移すことを可能にす
るもの、である。
[課題を解決するための手段]
本発明の計算装置は、
a)番地を指定することにより、その番地に格納された
プログラム命令を出力する記憶装置と、b)前記記憶装
置に格納されたプログラム命令の解釈を行い、他の装置
を制御する中央処理装置と、 C)前記中央処理装置からの制御によって、前記記憶装
置内の位置を指し示すプログラムカウンタと、 d)前記中央処理装置からの制御によって、外部への制
御を可能にする出力装置と、 e)前記出力装置からの信号に基づいて前記プログラム
カウンタを制御する割り込み制御装置からなることを特
徴とする。
プログラム命令を出力する記憶装置と、b)前記記憶装
置に格納されたプログラム命令の解釈を行い、他の装置
を制御する中央処理装置と、 C)前記中央処理装置からの制御によって、前記記憶装
置内の位置を指し示すプログラムカウンタと、 d)前記中央処理装置からの制御によって、外部への制
御を可能にする出力装置と、 e)前記出力装置からの信号に基づいて前記プログラム
カウンタを制御する割り込み制御装置からなることを特
徴とする。
[作 用]
記憶装置に格納されたプログラム命令は、中央処理装置
に出力される。
に出力される。
中央処理装置は、記憶装置からのプログラム命令を解釈
し、プログラムカウンタに対して、次なる記憶装置の位
置を指し示すように制御するか、あるいは、出力装置に
対して、外部へ信号の出力を行うよう制御する。
し、プログラムカウンタに対して、次なる記憶装置の位
置を指し示すように制御するか、あるいは、出力装置に
対して、外部へ信号の出力を行うよう制御する。
出力装置は、中央処理装置からの指示に基づいて、信号
を外部に対して出力するが、この信号は本計算機上の割
り込み制御装置に戻される。
を外部に対して出力するが、この信号は本計算機上の割
り込み制御装置に戻される。
割り込み制御装置は、前記出力信号に基づいて前記プロ
グラムカウンタを制御し、前記記憶装置に対して特定の
位置を指し示す。
グラムカウンタを制御し、前記記憶装置に対して特定の
位置を指し示す。
プログラムカウンタにより、新たな番地が指し示される
と、記憶装置はその指し示された番地内に格納されたプ
ログラム命令を中央処理装置に出力する。
と、記憶装置はその指し示された番地内に格納されたプ
ログラム命令を中央処理装置に出力する。
[実 施 例]
第1図は1本発明の構成を示すブロック図である。
105は記憶装置を示し、103の中央処理装置に対す
るプログラム命令が格納されている。
るプログラム命令が格納されている。
103の中央処理装置は、105の記憶装置から出力さ
れるプログラム命令に従って、104のプログラムカウ
ンタ、および、101の出力装置を制御する6 通常動作時において、105の記憶装置に格納されたプ
ログラム命令は、103の中央処理装置によって、10
4のプログラムカウンタを制御し、次なる105の記憶
装置の番地が指し示される。
れるプログラム命令に従って、104のプログラムカウ
ンタ、および、101の出力装置を制御する6 通常動作時において、105の記憶装置に格納されたプ
ログラム命令は、103の中央処理装置によって、10
4のプログラムカウンタを制御し、次なる105の記憶
装置の番地が指し示される。
しかし、特定のプログラム命令は、103の中央処理装
置によって、101の出力装置を制御する。さらに、1
01の出力装置は特定の信号を外部に対して出力するが
、この信号線は、102の割り込み制御装置に接続され
ており、102の割り込み制御装置は、この信号を受け
て、l○4のプログラムカウンタを制御し、105の記
憶装置に対して、特定の番地を指し示す。
置によって、101の出力装置を制御する。さらに、1
01の出力装置は特定の信号を外部に対して出力するが
、この信号線は、102の割り込み制御装置に接続され
ており、102の割り込み制御装置は、この信号を受け
て、l○4のプログラムカウンタを制御し、105の記
憶装置に対して、特定の番地を指し示す。
第2図は、本発明を4ビツト1チツプマイクロコンピユ
ータに応用した場合を示すブロック図である。
ータに応用した場合を示すブロック図である。
200は4ビツトlチツプマイクロコンピユータを示し
、出力端子” o o ”と割り込み入力端子゛INT
”は結線されている。
、出力端子” o o ”と割り込み入力端子゛INT
”は結線されている。
この4ビツト1チツプマイクロコンピユータは、記憶装
置に格納された1語長あたり12ビツトのプログラム命
令により制御され、記憶装置は最大xo24話のプログ
ラム命令を格納することが可能である。
置に格納された1語長あたり12ビツトのプログラム命
令により制御され、記憶装置は最大xo24話のプログ
ラム命令を格納することが可能である。
但し、この記憶装置は16のページ(1ページあたり6
4語)に分割して管理されており、外部ページへの移行
は、2つの命令を実行しなければならない。
4語)に分割して管理されており、外部ページへの移行
は、2つの命令を実行しなければならない。
さらに、中央処理装置は少なくとも以下の種類の命令を
解釈し、実行することができる。
解釈し、実行することができる。
LDP命令・、・・ページを越えて実行番地を指定する
場合、この命令を使用して予めページを指定しておく。
場合、この命令を使用して予めページを指定しておく。
プログラムカウンタは、1つ増やされる。”LDP
O”とすればOベージが設定される。
O”とすればOベージが設定される。
JP命令・・・プログラムカウンタを制御して、記憶装
置内の実行番地を指定した番地に移す。但し、プログラ
ムカウンタの下位6ビツトしか制御しないため、ページ
を越えた指定はできない、”JPOO”とすれば設定さ
れているページ内での00番地に制御が移される。
置内の実行番地を指定した番地に移す。但し、プログラ
ムカウンタの下位6ビツトしか制御しないため、ページ
を越えた指定はできない、”JPOO”とすれば設定さ
れているページ内での00番地に制御が移される。
NOP命令・・・プログラムカウンタを1つ増やすのみ
で、他の処理はいっさい行わない。
で、他の処理はいっさい行わない。
0LIT命令・・・出力装置に対し高レベル、もしくは
、低レベルの信号を出力するように指示する。”0tJ
T O”とすれば出力端子゛°00°゛から低レベル
の出力がなされ、”OUT 1”とすれば出力端子゛
00°゛から高レベルの出力がなされる。なお、出力端
子” o o ”の初期状態は、低レベル出力となる。
、低レベルの信号を出力するように指示する。”0tJ
T O”とすれば出力端子゛°00°゛から低レベル
の出力がなされ、”OUT 1”とすれば出力端子゛
00°゛から高レベルの出力がなされる。なお、出力端
子” o o ”の初期状態は、低レベル出力となる。
プログラムカウンタは、1つ増やされる。
また、この4ビツトlチツプマイクロコンピユータは、
割り込み機能を備えており、割り込み入力端子” I
N T”に対して、低レベルから高レベルへの立ち上が
り信号があると、いかなるプログラム命令を実行してい
たとしても、そのプログラム命令の実行が終了すると、
特定の記憶装置の番地(380H)へ制御が移される。
割り込み機能を備えており、割り込み入力端子” I
N T”に対して、低レベルから高レベルへの立ち上が
り信号があると、いかなるプログラム命令を実行してい
たとしても、そのプログラム命令の実行が終了すると、
特定の記憶装置の番地(380H)へ制御が移される。
第3区は、記憶装置内に格納されたプログラム命令の所
在を示す図である。
在を示す図である。
プログラム実行開始番地は3CO)Iであり、これは1
6ページ目の先頭番地となっている。割り込み発生時の
プログラム実行開始番地は、380Hであり、これは1
5ページ目の先頭番地となっている。
6ページ目の先頭番地となっている。割り込み発生時の
プログラム実行開始番地は、380Hであり、これは1
5ページ目の先頭番地となっている。
まず、記憶装置内の3COH番地に格納されたプログラ
ム命令” N OP”が実行され、この命令は、プログ
ラムカウンタを1つ増やすのみであるから、3CIH番
地が指定される。
ム命令” N OP”が実行され、この命令は、プログ
ラムカウンタを1つ増やすのみであるから、3CIH番
地が指定される。
次に、3CIH番地に格納されたプログラム命令”CI
T 1”が実行され、出力装置に高レベルの出力を行
うように制御した後、プログラムカウンタを1つ増すが
、出力端子°゛00”と割り込み入力端子”INT”が
接続されているため割り込みが発生し、プログラムカウ
ンタは、無条件に380H番地に移され、380H番地
に格納されていたプログラム命令” N OP ”が実
行される。
T 1”が実行され、出力装置に高レベルの出力を行
うように制御した後、プログラムカウンタを1つ増すが
、出力端子°゛00”と割り込み入力端子”INT”が
接続されているため割り込みが発生し、プログラムカウ
ンタは、無条件に380H番地に移され、380H番地
に格納されていたプログラム命令” N OP ”が実
行される。
第4図は、本発明を4ビツト1チツプマイクロコンピユ
ータに応用した場合の動作を示すタイミング図である。
ータに応用した場合の動作を示すタイミング図である。
クロックは本システムの基本クロックであり。
この信号を基に各動作が行われる。各プログラム命令は
、この4つのクロック毎に動作が行われる。
、この4つのクロック毎に動作が行われる。
以下時間を追って動作を説明する。
−初期状態−
プログラムカウンタには、初期値として3COHが与え
られ、プログラム命令は3COHに格納された°’NO
P”命令が実行されようとしている。
られ、プログラム命令は3COHに格納された°’NO
P”命令が実行されようとしている。
出力端子°“00”は、初期値として低レベルが与えら
れ、この出力端子に接続されている割り込み入力端子”
I N T ”も低レベルになる。
れ、この出力端子に接続されている割り込み入力端子”
I N T ”も低レベルになる。
−0UT命令の実行−
5CIHに格納されたプログラム命令″“0UT1 ”
が実行されると、圧力端子” o o ”の状態は、低
レベルから高レベルへと変化する。これに伴い出力端子
“00”に接続されている割り込み入力端子”INT”
も低レベルから高レベルへと変化する。
が実行されると、圧力端子” o o ”の状態は、低
レベルから高レベルへと変化する。これに伴い出力端子
“00”に接続されている割り込み入力端子”INT”
も低レベルから高レベルへと変化する。
−割り込み発生−
割り込み入力端子” I N T”が低レベルから高レ
ベルへ変化したため割り込みが発生し、プログラムカウ
ンタは380Hへ無条件に移される。
ベルへ変化したため割り込みが発生し、プログラムカウ
ンタは380Hへ無条件に移される。
以上により、1つのプログラム命令(”01JT1′)
を実行するだけで、記憶装置の指定番地は他ページの番
地へ移行したことになる。
を実行するだけで、記憶装置の指定番地は他ページの番
地へ移行したことになる。
〔発明の効果1
本発明によれば、計算装置内の割り込み機能を使用する
ことにより、1つのプログラム命令を実行するだけで、
特定の他ページ番地へ制御を移すことができるため、記
憶装置の領域節約が期待でき、より多くの機能を同一計
算機上に実現させることが可能である。特に、記憶装置
領域の少ない1チツプマイクロコンピユータなどにおい
ては、微少な記憶装置領域節約であっても、その効果は
大きい。
ことにより、1つのプログラム命令を実行するだけで、
特定の他ページ番地へ制御を移すことができるため、記
憶装置の領域節約が期待でき、より多くの機能を同一計
算機上に実現させることが可能である。特に、記憶装置
領域の少ない1チツプマイクロコンピユータなどにおい
ては、微少な記憶装置領域節約であっても、その効果は
大きい。
また、本発明は既存の計算装置を使用し、外部に結線を
1本追加するだけなので、新たにハードウェアを開発す
る必要がなく、開発工数の削減、低コストの開発が可能
である。
1本追加するだけなので、新たにハードウェアを開発す
る必要がなく、開発工数の削減、低コストの開発が可能
である。
第1図は、本発明の構成を示すブロック図である。
第2図は、本発明を4ビツト1チツプマイクロコンピユ
ータに応用した場合を示すブロック図である。 第3図は、記憶装置内に格納されたプログラム命令の所
在を示す図である。 第4図は、本発明を4ビツトlチツプマイクロコンピユ
ータに応用した場合の動作を示すタイミング図である。 出力装置 ・割り込み制御装置 中央処理装置 ・プログラムカウンタ ・記・l装置 200 ・ 4ビツトlチツプマイクロ コンピュータ ・プログラム実行開始番地 ・割り込み発生時のプログラム 実行開始番地 以 上 出願人 セイコーエプソン株式会社
ータに応用した場合を示すブロック図である。 第3図は、記憶装置内に格納されたプログラム命令の所
在を示す図である。 第4図は、本発明を4ビツトlチツプマイクロコンピユ
ータに応用した場合の動作を示すタイミング図である。 出力装置 ・割り込み制御装置 中央処理装置 ・プログラムカウンタ ・記・l装置 200 ・ 4ビツトlチツプマイクロ コンピュータ ・プログラム実行開始番地 ・割り込み発生時のプログラム 実行開始番地 以 上 出願人 セイコーエプソン株式会社
Claims (1)
- 【特許請求の範囲】 a)番地を指定することにより、その番地に格納された
プログラム命令を出力する記憶装置と、b)前記記憶装
置に格納されたプログラム命令の解釈を行い、他の装置
を制御する中央処理装置と、 c)前記中央処理装置からの制御によって、前記記憶装
置内の位置を指し示すプログラムカウンタと、 d)前記中央処理装置からの制御によって、外部への制
御を可能にする出力装置と、 e)前記出力装置からの信号に基づいて前記プログラム
カウンタを制御する割り込み制御装置からなることを特
徴とする計算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12614490A JPH0421127A (ja) | 1990-05-16 | 1990-05-16 | 計算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12614490A JPH0421127A (ja) | 1990-05-16 | 1990-05-16 | 計算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0421127A true JPH0421127A (ja) | 1992-01-24 |
Family
ID=14927767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12614490A Pending JPH0421127A (ja) | 1990-05-16 | 1990-05-16 | 計算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0421127A (ja) |
-
1990
- 1990-05-16 JP JP12614490A patent/JPH0421127A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0421127A (ja) | 計算装置 | |
| US5561818A (en) | Microprocessor and data processing system for data transfer using a register file | |
| JPS6225334A (ja) | 命令処理方式 | |
| KR900005306A (ko) | 회복시간을 설정하기 위한 방법 및 컴퓨터 시스템 | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JPS6146552A (ja) | 情報処理装置 | |
| JPH01111231A (ja) | プログラムの転送制御方式 | |
| JPH0833838B2 (ja) | コンピユ−タシステム | |
| JPH0333934A (ja) | レジスタ退避復帰方式 | |
| JPS6341962A (ja) | プログラム制御装置 | |
| JPS62286143A (ja) | 半導体記憶装置 | |
| JPS61150055A (ja) | Dmaデ−タ転送方式 | |
| JPH0352041A (ja) | ローカルメモリ制御回路 | |
| JPH01287767A (ja) | Ramの制御回路 | |
| JPH04195316A (ja) | 省電力回路 | |
| JPH0378845A (ja) | 主記憶キー制御方式 | |
| JPS5836453U (ja) | マルチ計算機システムにおけるプログラム動作メモリの有効活用機構 | |
| JPS61151763A (ja) | マイクロ・プロセツサ | |
| JPH01177151A (ja) | 情報処理システム | |
| JPH01266642A (ja) | メモリ制御装置 | |
| JPH02146641A (ja) | 記憶装置 | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPS5969844A (ja) | マイクロプログラムのロ−デイング方式 | |
| JPS61151752A (ja) | マイクロコンピユ−タプログラム開発支援装置 | |
| JPS63245712A (ja) | 外部記憶装置間のデ−タ転送制御方式 |