JPH0421137Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、電源の供給開始時にメモリ回路等の
初期設定が必要な回路に対して、リセツト信号を
与えて、確実に初期設定を行うパワーオンリセツ
ト回路を具えた半導体装置集積回路装置に関する
ものである。

近年に於いて、マイクロコンピユータ等で使用
される半導体集積回路装置、例えばマイクロプロ
セツサは、ワンチツプ化が進み、RAMやROM
等のメモリ回路、クロツク・ジエネレータ回路及
びプログラムブル・タイマ等の分周回路等が、同
一チツプ内に内蔵されるのが一般的になつてい
る。そのような同一チツプ内に内蔵される他の回
路として、パワー・オン・リセツト回路がある。

第１図は従来のパワー・オン・リセツト回路の
概略図である。このパワー・オン・リセツト回路
は、チツプ１に内蔵されており、NOR素子Ｑ１，
Ｑ２等よりなるフリツプ・フロツプ回路１００
と、内蔵したコンデンサC₀による充電回路より
なるリセツト信号を消滅せしめるリセツト開放回
路２００よりなり、端子RESETに発生したリセ
ツト信号が初期設定が必要な回路に供給される。
Vccは電源、C₁，C₂は容量、Q₃はインバータ、
Q₄はトランジスタである。２は外部回路と接続
される外部パツドで、シユミツトトリガＱ５を介
して、外部より強制的にリセツト信号を発生せし
めることができるようになつている。

次にこのパワー・オン・リセツト回路の動作を
説明する。まず電源が供給されてない時は、端子
RESETは低電位のレベル（以下Ｌレベルとす
る）である。そして電源Vccがオンして供給が開
始されると、端子Ｎ１が高電位のレベル（以下Ｈ
レベルとする）、端子Ｎ２がＬレベル、端子Ｎ３
がＨレベルとなり、リセツト信号が端子RESET
に発生する。その時、トランジスタＱ４がオンと
なりコンデンサC₀の充電が開始される。そして
所定の時間後コンデンサC₀の充電が終了し、端
子Ｎ４がＨレベルになると、フリツプフロツプ回
路１００が反転し、端子Ｎ１がＬレベル、端子Ｎ
２がＨレベル、そして端子Ｎ３がＬレベルとな
り、リセツト信号は消滅しリセツトが解除され、
チツプ１内の他の回路の初期設定が終了し、以後
通常動作を開始する。

なお、フリツプ・フロツプ回路１００の出力端
子は、それぞれ電源VccとGNDとに容量C₁，C₂
を介して接続されており、電源Vccの瞬断に対し
ても応答して、フリツプ・フロツプ回路を一義的
な状態にして、リセツト信号が発生できるように
なつている。

ところで、第１図に示した従来のパワー・オ
ン・リセツト回路の欠点は、リセツトの解除のタ
イミングが充電回路２００の内蔵されたコンデン
サC₀による点である。そもそもコンデンサを内
蔵すること自体広い面積を必要とし集積度を低下
させるものであり、またリセツト解除のタイミン
グを決めるコンデンサC₀の容量値が製造プロセ
スに大きく依存するため好ましくなかつた。ま
た、リセツト解除のタイミングがコンデンサC₀
によるため、クロツクの発振が十分起動されてい
ないうちにリセツトが解除され、確実な初期設定
が行なわれないまま通常動作が開始される欠点も
あつた。

そこで本考案は、上記欠点を解除し、リセツト
解除のタイミングを内蔵したコンデンサC₀によ
らないで、確実に初期設定した後リセツトの解除
を行なうことができるパワー・オン・リセツト回
路を提供することを目的とし、その目的は、同一
チツプ内に、発振器が接続される端子と、該発振
器に入力端が接続され発振器出力をカウントする
分周回路と、電源投入に応答してリセツト信号を
自動発生するパワー・オン・リセツト回路と、該
パワー・オン・リセツト回路に接続され、該リセ
ツト信号に応答して初期設定される回路とを有
し、該パワー・オン・リセツト回路は、電源の投
入に応答して前記リセツト信号を出力端に発生
し、その状態を保持するフリツプ・フロツプ回路
と、該フリツプ・フロツプ回路の出力端と前記分
周回路の初期設定用端子との間に接続され、リセ
ツト信号の発生に応答して前記分周回路を初期設
定するする為の信号を出力する回路と、前記分周
回路の出力と前記フリツプ・フロツプ回路の出力
とを入力端に受け、出力端が前記フリツプ・フロ
ツプ回路の入力端に接続され、前記フリツプ・フ
ロツプがリセツト信号を保持している状態で前記
分周回路の出力が発生したときに前記フリツプ・
フロツプ回路の状態を反転させ前記リセツト信号
を消滅せしめる為の信号を出力する論理ゲート回
路とを具備することを特徴とする半導体集積回路
装置により達成することができる。

以下、本考案の一実施例を図面に後つて詳細に
説明する。

第２図は本考案の一実施例を説明するための概
略図である。第１図に対応する部分には、第１図
と同一符号を付している。本実施例の基本的な思
想は、同一チツプに内蔵されているプログラマブ
ル・タイマ回路等の分周回路が、リセツト状態で
はチツプに内蔵されている他の回路に対しては何
ら動作をしていないので、その分周回路をリセツ
ト解除用のタイマとして利用しようというもので
ある。

第２図において、Ｑ７は外部の発振器XTAL
が外部接続パツド３，４とインバータＱ６を介し
て入力端子１Ｎに接続されている分周回路で、通
常はプリスケーラー回路やプログラマブル・タイ
マ回路として利用されるものである。Ｑ８は端子
Ｎ２よりリセツト信号を検出し、その出力を分周
回路Ｑ７の初期設定用端子CLEARに与えてリセ
ツト信号の発生時に分周回路Ｑ７を初期設定する
為の信号を出力する回路であるリセツト検出回路
である。尚、分周回路の初期設定は周知の方法で
おこなえば良い。例えば、端子Ｎ２の電位の変化
に応答してワンシヨトパルスを発生する周知のワ
ンシヨツト・マルチバイブレターでリセツト検出
回路Ｑ８を構成して、そのワンシヨトパルスを分
周回路のCLEAR端子に与えてもよいし、或いは
分周回路Ｑ７が信号の立ち下がりエツジでのみ初
期設定されるものならリセツト検出回路は端子Ｎ
２とCLEAR端子を接続する単なる配線でよい。
また、Ｑ９はリセツト解除回路である。

次に本実施例のパワー・オン・リセツト回路の
動作を説明する。

まず、電源が供給されない状態では、端子
RESET，TMは共にＬレベルである。そして電
源の供給が開始されると、端子Ｎ１がＨレベル、
端子Ｎ２がＬレベル、そして端子RESETはＨレ
ベルとなりリセツト信号が発生する。その時端子
Ｎ２の変化をリセツト検出回路Ｑ８が検出し、分
周回路Ｑ７を初期設定する。その後、フリツプ・
フロツプ回路１００は状態を保持する。やがて発
振器XTALが発振を開始し、十分発振が起動す
るようになると、その発振信号が分周回路Ｑ７の
入力端子１Ｎに入力される。分周回路Ｑ７ではそ
の発振信号を、分周しカウントして、適当な長い
時間後、分周回路Ｑ７の出力信号が出力端子
OUTに出力される。そして端子Ｎ５がＨレベル
となり、且つ端子Ｎ１がＨレベル（フリツプ・フ
ロツプ回路１００がリセツト信号RESETを出力
状態にあるとき）であるとき、AND論理ゲート
回路であるリセツト解除回路Ｑ９により端子Ｎ４
をＨレベルにしてフリツプ・フロツプ回路１００
を反転せしめて端子RESETをＬレベルにしてリ
セツト解除を行う。その結果、端子Ｎ１はＬレベ
ルとなるのでAND論理ゲート回路の出力Ｎ４は
端子Ｎ５のレベルに関わらずＬレベルに固定さ
れ、フリツプ・フロツプ回路１００はリセツト解
除状態を保持する。つまり、リセツト解除後は、
分周回路Ｑ７の出力でフリツプ・フロツプ回路１
００が更に反転することは生じない。従つてリセ
ツト解除後、分周回路Ｑ７は通常通り本来の用途
に利用されうる。

なお、本考案において、リセツト解除回路Ｑ９
には、電源瞬断が生じた時に、再度、リセツト信
号の供給できる可能性を高める作用がある。その
理由を第３図、第４図を用いて説明する。第３図
はリセツト解除回路付パワー・オン・リセツト回
路の動作波形図、第４図はリセツト解除回路無パ
ワー・オン・リセツト回路の動作波形図である。

第３図において、電源の投入により端子Ｎ１，
Ｎ２はそれぞれＨレベル、Ｌレベルになる。リセ
ツト検出回路Ｑ８は端子Ｎ２のＬレベルを検出し
て、分周回路Ｑ７に出力信号を出力し、分周回路
Ｑ７がクリアされる。その後、分周回路Ｑ７の出
力がＬレベルからＨレベルに変化すると、リセツ
ト解除回路Ｑ９の一方の入力である端子Ｎ１がＨ
レベルであることから、その出力である端子Ｎ４
がＬレベルからＨレベルに変化する。これによ
り、フリツプ・フロツプ回路１００の出力が反転
し、リセツト解除回路Ｑ９は端子Ｎ１のＬレベル
により、分周回路Ｑ７の出力に応答せず端子Ｎ４
のレベルをＬレベルに固定する。なお、リセツト
信号は、電源投入時からフリツプ・フロツプ回路
１００の出力の反転するまでの期間Ｈレベルとな
る。

さて、その後、電源の瞬断が発生したときに
は、例えばマイクロ・プロセツサ等では内部回路
の初期設定を再び行うことが必要であり、よつて
再びリセツト信号を出力することが望まれる。な
お、電源の瞬断の程度にもよるが、分周回路Ｑ７
は通常通り動作し続けている。リセツト解除回路
Ｑ９がある場合、端子Ｎ４は、分周回路Ｑ７の出
力である端子Ｎ５のレベル変化に応答せずＬレベ
ルである。このため、NOR素子Ｑ１の出力であ
る端子Ｎ１は、端子Ｎ２がＬレベルの状態のとき
には、端子Ｎ１をＨレベル（電源投入直後の状
態）に復帰できる可能性がある。復帰の後には、
分周回路Ｑ７はリセツト検出回路Ｑ８でクリアさ
れて一定時間後にリセツト信号が解除される。

もし、仮に第４図の様に、リセツト解除回路Ｑ
９が無く、分周回路Ｑ７の出力が直接フリツプ・
フロツプ回路１００に入力されてリセツト信号の
解除をするものならば、電源瞬断後、分周回路Ｑ
７の出力に応答してNOR素子Ｑ１の出力である
端子Ｎ１がＬレベルのままとなり、分周回路Ｑ７
をクリアするための出力信号がリセツト検出回路
Ｑ８から出力されない状態が生じる。つまり、電
源瞬断時にも分周回路Ｑ７が動作し続けているた
めに端子Ｎ５のＨレベルの期間（端子Ｎ４もＨレ
ベル）が生じるが、この状態ではNOR素子Ｑ１
の出力は常にＬレベルとなる。電源瞬断が短く、
端子Ｎ５のＨレベルの期間内でフリツプ・フロツ
プ回路１００の状態が安定すると、端子Ｎ２はＨ
レベルであるから、リセツト検出回路Ｑ８の出力
信号が出力されず、電源瞬断時の再度のリセツト
信号の出力されないこととなる。

以上説明した様に、本考案によれば、リセツト
の解除がすでに同一チツプ内に内蔵されている分
周回路を利用して行なわれ、しかもその分周回路
により、発振器の十分な発振を検出してリセツト
解除を行なうようにしている。従つて、特別に他
の回路を増設することなく、確実な初期設定を行
なうことができる。

【図面の簡単な説明】

第１図は従来のパワー・オン・リセツト回路の
概略図、第２図は本考案の一実施例であるパワ
ー・オン・リセツト回路の概略図、第３図はリセ
ツト解除回路付パワーオンリセツト回路の動作波
形図、第４図はリセツト解除回路無パワーオンリ
セツト回路の動作波形図である。 １……チツプ、XTAL……発振器、１００…
…フリツプ・フロツプ回路、Ｑ７……分周回路、
Ｑ８……リセツト検出回路、Ｑ９……リセツト解
除回路。

Claims (1)

1. 【実用新案登録請求の範囲】 同一チツプ内に 発振器が接続される端子と、 該発振器が接続される端子に入力端が接続され
   発振器出力をカウントする分周回路と、 電源投入に応答してリセツト信号を自動発生す
   るパワー・オン・リセツト回路と、 該パワー・オン・リセツト回路に接続され、該
   リセツト信号に応答して初期設定される回路とを
   有し、 該パワー・オン・リセツト回路は、 電源の投入に応答して前記リセツト信号を出力
   端に発生し、その状態を保持するフリツプ・フロ
   ツプ回路と、 該フリツプ・フロツプ回路の出力端と前記分周
   回路の初期設定用端子との間に接続され、リセツ
   ト信号の発生に応答して前記分周回路を初期設定
   する為の信号を出力する回路と、 前記分周回路の出力と前記フリツプ・フロツプ
   回路の出力とを入力端に受け、出力端が前記フリ
   ツプ・フロツプ回路の入力端に接続され、前記フ
   リツプ・フロツプ回路がリセツト信号を保持して
   いる状態で前記分周回路の出力が発生したときに
   前記フリツプ・フロツプ回路の状態を反転させ前
   記リセツト信号を消滅せしめる信号を出力する論
   理ゲート回路とを具備することを特徴とする半導
   体集積回路装置。