JPS5846584Y2 - 時限回路 - Google Patents

Description

【考案の詳細な説明】 本考案は電池電源を使用した電子機器に好適な時限回路
に関する。

電子機器に於いては所定期間出力を発生させる為に、時
定数回路を利用した第１図に示すような時限回路が、簡
単に構成できしかも部品のバラツキの影響を受は難い等
の理由で従来使用されている。

即ちトリガー信号Ｓの発生でフリップフロップ１をセッ
トし、時限回路２の出力で゛リセットすることにより、
フリップフロップ がトリガー信号Ｓの発生から所定期間Ｔ発生されるもの
で、時限回路２はフリップフロップ１のセット出力Ｑが
導かれた微分回路３と、該微分回路３の出力がスレッシ
ョールドレベル迄低下した時出力が反転される第１イン
バーター４と、該第１インバーター４の出力を積分する
積分回路５と、積分回路５の出力がスレッショールドレ
ベル迄上昇した時出力が反転される第２イーバーター６
と、積分回路５を構成するコンデンサー７の電荷を放電
するダイオード８で構成され、時限回路２の出力が第３
インバーター９を介してフリップフロップ１のリセット
端子Ｒに接続されている。

したがってトリガー信号Ｓが発生される時点Ｔ１以前で
は各部の電位は第２図に示す状態にあり、トリガー信号
Ｓが発生されるとフリップフロップ１がセットされ、微
分回路３の出力（第２図Ｂ）発生で第１インバーター４
が反転され、この状態は微分回路３の出力が第１インバ
ーター４のスレッショールドレベルに低下するＴ２の時
点迄継続される。

この時間は微分回路３の時定数により決定される。

微分回路３の出力がスレッショールドレベルに低下し、
第１インバーター４の出力か′再び゛Ｈレベルに反転さ
れると、この時ダイオード８は不導通状態にあり積分回
路５のコンデンサー７に充電が行なわれる。

そしてコンデンサー７の充電電位が第２インバーター６
のスレッショールドレベルに達すると（Ｔ３の時点）、
第２インバーター６は反転され、Ｌレベルになり、この
電位変化が第３インバーター９を介してフリップフロッ
プ１のリセツＩ・端子Ｒに導かれてフリップフロップ１
をリセットする。

第２インバーター６が反転される迄の時間は積分回路５
の時定数によって決定される。

したがって出力端子（ＯＵＴ）には微分回路３と積分回
路５の時定数で決定される時間を加算した期間出力か゛
発生される（第２図Ａ）。

この時フリップフロップ１のリセツＩ・でダイオード８
が導通し積分回路５のコンデンサー７の電荷が放電され
、次のトリガー信号に対する待機状態となる。

この場合出力発生の期間は微分回路３と積分回路５の時
定数を変更することにより、任意に変更出来る。

又インバーター４，６をＩＣ化し同一チップに形成する
ことにより、スレッショールドレベルが略同−となり、
出力期間がスレッショールドレベルの変動に影響されな
くなる利点を有する。

しかし乍らこの場合、フリップフロップ１がリセットさ
れている状態に於いて、積分回路５のコンデンサー７の
電荷が放電させるべくダイオード８を設けていることに
より、第１インバーター４の出力から抵抗１０、ダイオ
ード８を介して電流が流れており、電力が消費され電池
を電源とした電子機器の場合電池寿命が短くなる欠点が
あった。

従って本考案はこの点に鑑みなされたもので、ノセット
状態に於ける電力消費を改善した時限回路を提供するも
のである。

以下本考案によって改良された時限回路を第３図と共に
説明する。

尚第１図と同一構成要素については同一図番にて示し、
改良された部分についてのみ説明する。

１１は第１インバーター４の出力と積分回路５間にコレ
クタ・エミッタが接続されたトランジスタで゛、フリッ
プフロップ アス抵抗１２を介してベース電極に加えられている。

したがってトリガー信号Ｓの発生でフリップフロップ１
がセットされると、トランジスター１１が導通状態に設
定されることにより、前述と同様の動作を行なう。

そして所定期間経過後フリップフロップ１か゛リセット
されると、第１インバーター４の出力Ｈレベル状態にあ
るが、フリップフロップ１のセラ１〜出力か土レベルに
変化することによりトランジスタ１１は不導通になる。

したがってコンデンサー７の電荷が放電された後はダイ
オード８は不導通となり、無駄な電力消費が防止される
。

このようにリセツｌ〜状態に於ける無駄な電力消費が防
止された本案は、例えば携帯用の時計付ラジオ等に応用
し、設定時刻にトリガー信号を発生し、フリップフロッ
プの出力でラジオの電源を制御するよう構成すれば、設
定時刻から所定期間ラジオを鳴らすことができる等便利
なものである。

上述の如く本考案の時限回路は、待機状態に於ける無駄
な電力消費を改善したもので、電池を電源とする電子機
器に適用して極めて実用的効果大なるものである。

【図面の簡単な説明】

第１図は時限回路の従来例を示す図、第２図は第１図要
部の動作波形図、第３図は本考案の時限回路を示す図で
ある。

Claims (1)

1. 【実用新案登録請求の範囲】 ｌ・リガー信号の発生でセットされるフリップフロップ
   と、該フリップフロップの出力を微分する微分回路と、
   該微分回路出力レベルで反転する第１インバーターと、
   該第１インバーター出力を積分する積分回路と、該積分
   回路出力をフリップフロップのリセット時放電させる放
   電回路と、前記積分回路出力レベルで反転する第２イン
   バーターと、該第２インバーター出力で前記フリップフ
   ロップをリセツとするリセット回路で構成され、フッツ
   ブフロップ に於いて、前記第１インバーターと積分回路間に、フリ
   ップフロップ グ素子を設けたことを特徴とする時限回路。