JPH0421155Y2 - - Google Patents
Info
- Publication number
- JPH0421155Y2 JPH0421155Y2 JP1008286U JP1008286U JPH0421155Y2 JP H0421155 Y2 JPH0421155 Y2 JP H0421155Y2 JP 1008286 U JP1008286 U JP 1008286U JP 1008286 U JP1008286 U JP 1008286U JP H0421155 Y2 JPH0421155 Y2 JP H0421155Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- multiplication circuit
- circuit
- output
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Feedback Control In General (AREA)
- Analogue/Digital Conversion (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、ドリフト補償手段を有するアナログ
掛算器に関するものである。
掛算器に関するものである。
アナログ掛算器は一般にドリフト特性の悪いも
のが多い。
のが多い。
本考案はアナログ掛算器において、特にドリフ
ト特性を改善したものである。
ト特性を改善したものである。
本考案は上記の目的を達成する為に、アナログ
掛算回路の出力と零電圧とを比較しその差の電圧
をトラツクホールドしそのホールドされた電圧で
前記掛算回路の出力が零になるように掛算回路の
零調整電圧を制御するようにした零点補正回路、
及び前記掛算回路の出力とフルスケール基準電圧
とを比較しその差の電圧をトラツクホールドしそ
のホールドされた電圧で前記掛算回路の出力がフ
ルスケール基準電圧になるように掛算回路のフル
スケール調整電圧を制御するようにしたフルスケ
ール補正回路をアナログ掛算回路に設けたもので
ある。以下、実施例について説明する。
掛算回路の出力と零電圧とを比較しその差の電圧
をトラツクホールドしそのホールドされた電圧で
前記掛算回路の出力が零になるように掛算回路の
零調整電圧を制御するようにした零点補正回路、
及び前記掛算回路の出力とフルスケール基準電圧
とを比較しその差の電圧をトラツクホールドしそ
のホールドされた電圧で前記掛算回路の出力がフ
ルスケール基準電圧になるように掛算回路のフル
スケール調整電圧を制御するようにしたフルスケ
ール補正回路をアナログ掛算回路に設けたもので
ある。以下、実施例について説明する。
図は本考案に係わるアナログ掛算器の一実施例
の接続図である。図において、１０はアナログの
掛算回路で、これは上記のようにドリフトが多い
ものである。２１，２２，２３は夫々接点ａ〜ｃ
を有し、その接点ａ〜ｃが同時に定められた時間
だけ順次開閉される切換器である。切換器２１，
２２において、接点ａは校正電源２４に、接点ｂ
は入力端子In１，In２に、また接点ｃは零電位点
（コモン）に夫々接続されている。掛算回路１０
の入力端には切換器２１，２２の接点ｂを介して
端子In１，In２より印加されるＸ，Ｙ入力が加え
られ、出力端は切換器２３の接点ｂを介して出力
端子OUTに接続されている。
の接続図である。図において、１０はアナログの
掛算回路で、これは上記のようにドリフトが多い
ものである。２１，２２，２３は夫々接点ａ〜ｃ
を有し、その接点ａ〜ｃが同時に定められた時間
だけ順次開閉される切換器である。切換器２１，
２２において、接点ａは校正電源２４に、接点ｂ
は入力端子In１，In２に、また接点ｃは零電位点
（コモン）に夫々接続されている。掛算回路１０
の入力端には切換器２１，２２の接点ｂを介して
端子In１，In２より印加されるＸ，Ｙ入力が加え
られ、出力端は切換器２３の接点ｂを介して出力
端子OUTに接続されている。
３０は比較器３１とトラツクホールド回路３２
よりなる零点補正回路で、比較器３１は零電位と
切換器２３の接点ｃを介して得られる掛算回路１
０の出力Ｚとを比較し、掛算回路１０の出力Ｚが
零Ｖになるようにトラツクホールド回路３２の出
力が変化し、その値をホールドする。４０は比較
器４１とトラツクホールド回路４２及びフルスケ
ール基準電源４３よりなるフルスケール補正回路
で、比較器４１はフルスケール基準電源４３の出
力電圧と切換器２３の接点ａを介して得られる掛
算回路１０の出力Ｚとを比較し、掛算回路１０の
出力Ｚがフルスケール基準電源４３の出力電圧と
同じになるようにトラツクホールド回路３２の出
力が変化し、その値をホールドする。フルスケー
ル基準電源４３の出力電圧をEfとし、前記した
校正電源２４の出力電圧をEsとすると、 Ef＝ｋ・Es2 ……(1) になるようにEfの値が選ばれている。なお、ｋ
は定数である。
よりなる零点補正回路で、比較器３１は零電位と
切換器２３の接点ｃを介して得られる掛算回路１
０の出力Ｚとを比較し、掛算回路１０の出力Ｚが
零Ｖになるようにトラツクホールド回路３２の出
力が変化し、その値をホールドする。４０は比較
器４１とトラツクホールド回路４２及びフルスケ
ール基準電源４３よりなるフルスケール補正回路
で、比較器４１はフルスケール基準電源４３の出
力電圧と切換器２３の接点ａを介して得られる掛
算回路１０の出力Ｚとを比較し、掛算回路１０の
出力Ｚがフルスケール基準電源４３の出力電圧と
同じになるようにトラツクホールド回路３２の出
力が変化し、その値をホールドする。フルスケー
ル基準電源４３の出力電圧をEfとし、前記した
校正電源２４の出力電圧をEsとすると、 Ef＝ｋ・Es2 ……(1) になるようにEfの値が選ばれている。なお、ｋ
は定数である。
このような構成において、切換器２１と２２の
接点ｂを介してＸ，Ｙ入力が掛算回路１０に与え
られると、掛算回路１０は両入力ＸとＹを掛算
し、 Ｚ＝ｋ（Ｘ・Ｙ） ……(2) の演算を行うが、掛算回路１０にドリフトがある
と正確に上式を満足しなくなる。そこで、本考案
においては測定に先立ち、以下のように零点補正
回路３０により零点補正が、フルスケール補正回
路４０でフルスケールについての補正が行われ
る。
接点ｂを介してＸ，Ｙ入力が掛算回路１０に与え
られると、掛算回路１０は両入力ＸとＹを掛算
し、 Ｚ＝ｋ（Ｘ・Ｙ） ……(2) の演算を行うが、掛算回路１０にドリフトがある
と正確に上式を満足しなくなる。そこで、本考案
においては測定に先立ち、以下のように零点補正
回路３０により零点補正が、フルスケール補正回
路４０でフルスケールについての補正が行われ
る。
零点補正について。
この場合、切換器２１〜２２の接点を夫々ｃに
接続する。これにより、掛算回路１０の入力Ｘ，
Ｙは共に零Ｖとなる。このとき、掛算回路１０に
ドリフトがあるとその出力は零Ｖにはならない。
比較器３１は掛算回路１０の出力Ｚと零電圧とを
比較し、その差が零となるようにトラツクホール
ド回路３２の出力が変化して掛算回路１０の零電
圧調整端子１１が制御され、差が零となつたとき
のトラツクホールド回路３２の出力電圧は次の補
正が行なわれるまでこのトラツクホールド回路に
おいてホールドされる。
接続する。これにより、掛算回路１０の入力Ｘ，
Ｙは共に零Ｖとなる。このとき、掛算回路１０に
ドリフトがあるとその出力は零Ｖにはならない。
比較器３１は掛算回路１０の出力Ｚと零電圧とを
比較し、その差が零となるようにトラツクホール
ド回路３２の出力が変化して掛算回路１０の零電
圧調整端子１１が制御され、差が零となつたとき
のトラツクホールド回路３２の出力電圧は次の補
正が行なわれるまでこのトラツクホールド回路に
おいてホールドされる。
フルスケール補正について。
この場合、切換器２１〜２２の接点を夫々ａに
接続する。これにより、掛算回路１０の入力Ｘ，
Ｙは共にEsとなる。従つて、掛算回路１０の出
力Ｚはｋ・Es2となるべきであるが、ドリフトし
ているとｋ・Es2にはならない。比較器４１は掛
算回路１０の出力Ｚとフルスケール基準電源４３
の出力電圧Efとを比較し、その差が零となるよ
うにトラツクホールド回路４２の出力が変化して
掛算回路１０のフルスケール電圧調整端子１２が
制御され、差が零となつたときのトラツクホール
ド回路４２の出力電圧は次の補正に行なわれるま
でこのトラツクホールド回路においてホールドさ
れる。
接続する。これにより、掛算回路１０の入力Ｘ，
Ｙは共にEsとなる。従つて、掛算回路１０の出
力Ｚはｋ・Es2となるべきであるが、ドリフトし
ているとｋ・Es2にはならない。比較器４１は掛
算回路１０の出力Ｚとフルスケール基準電源４３
の出力電圧Efとを比較し、その差が零となるよ
うにトラツクホールド回路４２の出力が変化して
掛算回路１０のフルスケール電圧調整端子１２が
制御され、差が零となつたときのトラツクホール
ド回路４２の出力電圧は次の補正に行なわれるま
でこのトラツクホールド回路においてホールドさ
れる。
以上の操作により、零点及びフルスケールが補
正される。
正される。
零点及びフルスケールが補正されたら、切換器
２１〜２３の各接点を端子ｂに切換え、入力端子
In１，In２より加えられるＸ，Ｙ入力を掛算回路
１０に加えて掛算させる。その掛算した値Ｚは出
力端子OUTより取り出される。この場合、掛算
回路１０はドリフト補正がなされているので、出
力端子OUTより取り出される出力Ｚは掛算回路
１０のドリフトに影響されることなく入力Ｘ，Ｙ
の掛算値に正確に対応したものとなる。なお、補
正は零点或いはフルスケールのどちらか一方であ
つても良い。
２１〜２３の各接点を端子ｂに切換え、入力端子
In１，In２より加えられるＸ，Ｙ入力を掛算回路
１０に加えて掛算させる。その掛算した値Ｚは出
力端子OUTより取り出される。この場合、掛算
回路１０はドリフト補正がなされているので、出
力端子OUTより取り出される出力Ｚは掛算回路
１０のドリフトに影響されることなく入力Ｘ，Ｙ
の掛算値に正確に対応したものとなる。なお、補
正は零点或いはフルスケールのどちらか一方であ
つても良い。
以上説明した如く、本考案によればドリフト特
性の良いアナログ掛算器がえられる。
性の良いアナログ掛算器がえられる。
図は本考案の掛算回路の一実施例の接続図であ
る。 １０……掛算回路、３０……零電圧補正回路、
３１……比較器、３２……トラツクホールド回
路、４０……フルスケール電圧補正回路、４１…
…比較器、４２……トラツクホールド回路。
る。 １０……掛算回路、３０……零電圧補正回路、
３１……比較器、３２……トラツクホールド回
路、４０……フルスケール電圧補正回路、４１…
…比較器、４２……トラツクホールド回路。
Claims (1)
- 夫々切換接点ａ，ｂ，ｃを持ち接点ａが校正電
源に、接点ｂが入力端子に、接点ｃが零電位点に
接続された一対の切換器、各切換器の接点ｂを介
して入力端子より夫々与えられる入力ＸとＹを掛
算する掛算回路、前記一対の切換器の接点をｃに
接続して前記掛算回路の出力と零電圧とを比較し
その差の電圧をトラツクホールドすると共にその
ホールドされた電圧で前記掛算回路の出力が零に
なるように掛算回路の零調整電圧を制御するよう
にした零点補正回路、及び前記一対の切換器の接
点をａに接続して前記掛算回路の出力とフルスケ
ール基準電圧とを比較しその差の電圧をトラツク
ホールドすると共にそのホールドされた電圧で前
記掛算回路の出力がフルスケール基準電圧になる
ように掛算回路のフルスケール調整電圧を制御す
るようにしたフルスケール補正回路、よりなるア
ナログ掛算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1008286U JPH0421155Y2 (ja) | 1986-01-27 | 1986-01-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1008286U JPH0421155Y2 (ja) | 1986-01-27 | 1986-01-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62125965U JPS62125965U (ja) | 1987-08-10 |
| JPH0421155Y2 true JPH0421155Y2 (ja) | 1992-05-14 |
Family
ID=30796048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1008286U Expired JPH0421155Y2 (ja) | 1986-01-27 | 1986-01-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0421155Y2 (ja) |
-
1986
- 1986-01-27 JP JP1008286U patent/JPH0421155Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62125965U (ja) | 1987-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6019170B2 (ja) | アナログ−デイジタル変換装置 | |
| JPH0421155Y2 (ja) | ||
| JPS59128806A (ja) | Ａｇｃ回路 | |
| JPS6261426A (ja) | Ｄ／ａ変換装置 | |
| JPH06232706A (ja) | 比較器 | |
| JPS5482157A (en) | Electronic switch circuit | |
| RU2099722C1 (ru) | Измеритель малых сопротивлений | |
| JPS5628524A (en) | Switch unit for analogue signal | |
| JPS5912719Y2 (ja) | 入力切換回路 | |
| US3962651A (en) | Analog A-C storage circuit employing a high gain amplifier | |
| JPS63219219A (ja) | スイツチドキヤパシタ回路 | |
| JP2001215243A (ja) | アナログ乗算回路 | |
| JPS625665Y2 (ja) | ||
| JPS62135775A (ja) | 差電圧測定回路 | |
| GB2335319A (en) | Temperature compensation of analogue to digital converter | |
| JPH0337764B2 (ja) | ||
| JPH0349469Y2 (ja) | ||
| JPH0118385B2 (ja) | ||
| SU1518871A1 (ru) | Двухполупериодный выпр митель | |
| SU1462370A1 (ru) | Устройство дл моделировани компрессорной станции магистрального газопровода | |
| SU126279A1 (ru) | Дифференцирующее и интегрирующее устройство | |
| SU1017998A2 (ru) | Электронный кулонометр с контролируемым потенциалом | |
| JPH04274605A (ja) | オペアンプ回路 | |
| JPS59131173A (ja) | 交流電流の有効分及び無効分の測定装置 | |
| JPH0412465Y2 (ja) |