JPH04211818A - 集積回路及び電子機器 - Google Patents

集積回路及び電子機器

Info

Publication number
JPH04211818A
JPH04211818A JP3051381A JP5138191A JPH04211818A JP H04211818 A JPH04211818 A JP H04211818A JP 3051381 A JP3051381 A JP 3051381A JP 5138191 A JP5138191 A JP 5138191A JP H04211818 A JPH04211818 A JP H04211818A
Authority
JP
Japan
Prior art keywords
voltage
circuit
power supply
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3051381A
Other languages
English (en)
Other versions
JP3147395B2 (ja
Inventor
Hideaki Yokouchi
横内　秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP05138191A priority Critical patent/JP3147395B2/ja
Priority to US07/696,460 priority patent/US5193198A/en
Publication of JPH04211818A publication Critical patent/JPH04211818A/ja
Application granted granted Critical
Publication of JP3147395B2 publication Critical patent/JP3147395B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Microcomputers (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータを
内蔵した集積回路及び電子機器、特にマイクロコンピュ
ータを用いてメモリデバイス等の周辺の集積回路を駆動
制御するための電源回路に関する。
【０００２】
【従来の技術】従来のマイクロコンピュータとメモリデ
バイス等の周辺の集積回路（以下ＩＣという）とを組み
合わせた電子機器においては、各デバイスの電圧仕様が
共通のものを用いるのが一般的であった。例えば、３Ｖ
仕様の複数のＩＣを組み合わせたり、５Ｖ仕様の複数の
ＩＣを組み合わせてたりすることにより電子機器を構成
していた。
【０００３】
【発明が解決しようとする課題】しかし、このような従
来の電子機器の構成においては次のような問題点が指摘
されていた。
【０００４】マイクロコンピュータは３Ｖ仕様の品種も
多いためリチウム電池１個で駆動させることができるも
のの、メモリデバイスでは５Ｖ仕様が一般的であった。 このため、電子手帳などの電池を使用する電子機器にお
いては、マイクロコンピュータとＲＡＭなどのメモリデ
バイスとを組み合わせて使用する場合は、マイクロコン
ピュータも５Ｖ仕様のものを用い、リチウム電池を２個
直列に接続して電源を構成することにより電子機器を実
現していた。従って、このような電子機器は３Ｖで動作
させる場合に比べ消費電流が大きくなり、電池寿命が短
くなるという弊害をきたしていた。
【０００５】更に、５Ｖ仕様のＩＣの動作電圧範囲は５
Ｖ±１０％であるものが多い。ところが、リチウム電池
を２個直列にした場合には最大約７Ｖの電圧が供給され
てしまう場合もあるため、ＩＣの動作電圧範囲に電源電
圧を調整するため電圧調整する回路が必要であり、レギ
ュレータＩＣを外付けして装置を構成する必要があった
。このため、部品点数が増加し、この場合は製造コスト
が高くなるという弊害があった。
【０００６】また、このような電子機器をリチウム電池
１個を用いて構成することもできるが、その場合にはＤ
Ｃ−ＤＣコンバータＩＣを外付けする必要があった。そ
して、このＤＣ−ＤＣコンバータＩＣからの出力電圧を
用いてメモリデバイス等のＩＣを駆動制御する。しかし
、ＤＣ−ＤＣコンバータは定常的に動作状態にあり、マ
イクロコンピュータからは３Ｖ振幅の信号が出力され、
外付けＩＣから６Ｖ振幅の信号が出力されるために、信
号の電圧レベルがマッチングせず、インタフェースする
ことができない。更に、電源の端子間に接続されている
寄生ダイオードを介して３Ｖ端子から６Ｖ端子にリーク
電流が流れ込み、消費電流が大きくなってしまい低消費
電流化が実現できなかった。更に、ＤＣ−ＤＣコンバー
タを外付けするので、そのＩＣ分の部品点数が増加し、
この場合も製造コストが高くなるという弊害があった。
【０００７】また、従来の電子機器の構成方法では、電
池数が多くなったり使用ＩＣが多くなるため、電池を使
用する電子機器において重要な課題である匡体の小型化
を実現することが困難であった。
【０００８】本発明は、従来の上述のような課題を解決
し、単一の低電圧電源により低電圧仕様のＩＣ及び高電
圧仕様のＩＣを同時に動作させることができるようにし
、かつ低消費電流化による電池寿命の長期化、部品点数
の削減による低コスト化及び匡体の小型化を可能にした
ＩＣ又はこのＩＣを内蔵した電子機器を提供することを
目的とする。
【０００９】
【課題を解決するための手段】本発明の一つの態様によ
れば、ＩＣは、電源電圧をコンデンサを用いて昇圧し、
電源電圧より高い電圧を発生する昇圧回路と、昇圧回路
の出力電圧及び電源電圧のいずか一方を電圧制御号の入
力に基づいて切換えて駆動電圧として出力する電源切換
回路とを有する。また、本発明の他の態様によれば、上
記のＩＣは、外部電源の出力電圧を入力して一定の電源
電圧を出力する第１の定電圧回路を有し、第１の定電圧
回路の出力電圧をコンデンサを用いて昇圧し、外部電源
より高い電圧を発生する昇圧回路と、昇圧回路の出力電
圧及び電源電圧のいずか一方を電圧制御号の入力に基づ
いて切換えて駆動電圧として出力する電源切換回路とを
有する。
【００１０】また、本発明の他の態様によれば、ＩＣは
、電源電圧をコンデンサを用いて昇圧し、電源電圧より
高い電圧を発生する昇圧回路と、昇圧回路の出力電圧を
電源として電源電圧より高い一定の電圧を出力する第２
の定電圧回路と、第２の定電圧回路の出力電圧及び電源
電圧のいずか一方を電源制御信号の入力に基づいて切換
えて駆動電圧として出力する電源切換回路とを有する。
【００１１】また、本発明の他の態様によれば、上記の
ＩＣは、電源切換回路の出力電圧を外部の他のＩＣに供
給するための電源端子を有する。また、本発明の他の態
様によれば、電源切換回路の出力電圧が供給される入力
回路及び出力回路の少なく一方を有する。また、本発明
の他の態様によれば、昇圧回路はその駆動を停止させる
停止回路を有し、任意にその駆動が制御される。また、
本発明の他の態様によれば、電子機器は上述のＩＣを内
蔵している。
【００１２】
【作　　用】本発明の一つの態様においては、昇圧回路
により電源電圧より高い電圧を発生するが、定常的に出
力するのではなく、電源切換回路により昇圧回路の出力
電圧と電源電圧とが必要に応じて切換えられて出力する
。 また、本発明の他の態様においては、第１の定電圧回路
により外部電源の出力電圧を定電圧化して昇圧回路に供
給するので、昇圧回路の出力電圧も安定化する。　　本
発明の他の態様においては、昇圧回路の出力側に第２の
定電圧回路を設けており、昇圧回路の出力電圧は安定す
る。
【００１３】また、本発明の他の態様においては、電源
切換回路の出力電圧が供給される電源端子を設けており
、外部の他のＩＣに駆動電圧を適宜供給することができ
る。例えば、スタティックＲＡＭなどのメモリデバイス
はデータの保持は低電圧でも可能であるが、データの読
み出し及び書き込み時には高い電圧を必要とする。従っ
て、スタティックＲＡＭがスタンバイ時には電源切換回
路により電源端子に低い電圧である電源電圧を供給し、
読み出し及び書き込み時には高い電圧である昇圧回路又
は第２の定電圧回路の出力電圧を供給する。このように
必要に応じて駆動電圧の大きさを切換えるようにしてい
るので、低消費電流化が実現されている。
【００１４】更に、本発明の他の態様においては、入力
回路及び／又は出力回路に電源切換回路の出力電圧を供
給し、外部のＩＣ電源と共通の電圧範囲で動作させてい
るため、入力のノイズマージンも確保されており、出力
レベルも外部ＩＣを動作させるのに最適の電圧レベルと
なっているため、インターフェースの特性が優れたもの
になっている。
【００１５】更に、本発明の他の態様においては、停止
回路は任意に昇圧回路の駆動・停止を制御することがで
きるので、スタンバイ時には昇圧動作を停止させること
もでき、より低消費電流化を実現することができる。更
に、本発明の他の態様においては、電子機器は上述のＩ
Ｃを内蔵したことにより、そのＩＣの機能を発揮する機
器が実現されている。
【００１６】
【実施例】図２は本発明の一実施例のＩＣのハード構成
における接続関係を示した接続図である。シングルチッ
プマイコン１０と６４ＫＲＡＭ（以下外部ＩＣという）
１２とはデータ線、制御線等を介して相互に接続されて
いる。直流電源１４の正極端子はシングルチップマイコ
ン１０及び外部ＩＣ１２の電源端子ＶＤＤに接続され、
直流電源１４の負極端子はシングルチップマイコン１０
の電源端子ＶＳＳに接続されている。また、直流電源１
４の正極端子とシングルチップマイコン１０の電源端子
ＶＳＳとの間に蓄電コンデンサ１６が接続され、端子Ｃ
１とＣ２との間に昇圧コンデンサ１８が接続されている
。更に、外部ＩＣ電源端子ＶＯＵＴは外部ＩＣ１２の電
源端子ＶＳＳと接続されている。
【００１７】図３は図２のシングルチップマイコン１０
の詳細を示したブロック図である。シングルチップマイ
コン１０において、水晶２０を有する発振回路２２はそ
の発振信号をタイミング発生回路２４に出力する。タイ
ミング発生回路２４はその発振信号に基づいてタイミン
グ信号を発生し、その１つをＣＰＵ２６に出力する。Ｃ
ＰＵ２６は所定のデータバス２８を介して入力回路３０
からの入力信号を入力して所定の演算処理をする。この
入力回路３０は入力端子３２と接続されており、入力端
子３２は外部ＩＣ１２と接続されている。従って、入力
回路３０は外部ＩＣ１２からのデータを入力端子３２を
介して入力する。
【００１８】また、ＣＰＵ２６は例えば演算結果をデー
タバス２８を介して出力レジスタ３２に送り出す。出力
レジスタ３２に格納された演算結果を所定のタイミング
で出力回路３４に出力する。この出力回路３４は出力端
子３６と接続されており、出力データを出力端子３６を
介して外部ＩＣ１２に出力する。
【００１９】電源切換制御レジスタ３８はＣＰＵ２６か
らの電源制御信号をデータバス２８を介して取り込んで
記憶し、そして、電源制御信号３９を電源切換回路４０
に供給して切換え動作を制御する。昇圧制御レジスタ４
２はＣＰＵ２６からの昇圧制御信号をデータバス２８を
介して取り込んで記憶する。昇圧回路４２は、電源端子
ＶＳＳを介して蓄電コンデンサ１６と接続され、端子Ｃ
１，Ｃ２を介して昇圧コンデンサ１８と接続されて、そ
して、昇圧制御レジスタ４２からの昇圧制御信号４３及
びタイミング発生回路から昇圧クロック信号２４ａ，２
４ｂを入力している。そして、昇圧回路４２は、電源電
圧を昇圧し、その昇圧された電圧を電源切換回路４０に
出力している。電源切換回路４０は電源端子ＶＳＳに印
加されている電圧（−３Ｖ）及び昇圧回路４２からの昇
圧された電圧（−６Ｖ）を入力し電圧制御信号３９に基
づいて適宜切り替えて、入力回路３０、出力回路３４及
び外部ＩＣ用電源端子ＶＯＵＴに出力する。
【００２０】図１は図３の回路の内主として昇圧回路４
４を詳細に示した回路図である。図示のように、出力回
路３４は電圧レベル変換回路５１、インバータ５２、及
び一対のＦＥＴからなる出力トランジスタ回路５３から
構成されている。また、昇圧回路４４は、アンドゲート
５４，５５、電圧レベル変換回路５６，５７、インバー
タ５８，５９、ＭＯＳＦＥＴ６０〜６５及びダイオード
６６から構成されている。電源切換回路４０は電圧レベ
ル変換回路６７、インバータ６８，６９及び一対のＭＯ
ＳＦＥＴ７０，７１からなる切換回路７２から構成され
ている。
【００２１】図４は図３の電圧レベル変換回路の回路図
であり、この回路は図示のようにインバータ８１、ＭＯ
ＳＦＥＴ８２〜８７から構成されている。ＭＯＳＦＥＴ
８４のソースが昇圧出力端子ＶＳＳ２（電位−６Ｖ）に
接続されている。例えば電圧レベル変換回路５６の例に
ついてみると、その入力端子Ｉに−３Ｖのクロック信号
が入力すると、その出力端子Ｏからは−６Ｖのクロック
信号が取り出される。次に、図１の昇圧回路４４の動作
を説明する。
【００２２】図５はタイミング発生回路２４からアンド
ゲート５４，５５に入力する昇圧クロック信号２４ａ，
２４ｂのタイミングを示したタイミングチャートである
。この昇圧クロック信号２４ａ，２４ｂは相互に位相が
反転しており、後述する充放電の際の短絡を防止するた
めに、図示のように双方とも低レベルの期間ｔｂが設け
られている。今、昇圧制御レジスタ４２から昇圧制御信
号４３が出力し、そして、電圧制御レジスタ３８から電
圧制御信号３９が電圧レベル変換回路６７に入力し、そ
のレベル変換された電圧制御信号がインバータ６８，６
９を介してＭＯＳＦＥＴ７１のゲートに入力してＭＯＳ
ＦＥＴ７１がオン動作しているものとする。
【００２３】このような状態下におけるタイミングｔａ
の動作状態についてみると、昇圧クロック信号２４ａ，
２４ｂはそれぞれアンドゲート５４，５５を介して電圧
レベル変換回路５６，５７入力すると共に、ＭＯＳＦＥ
Ｔ６１のゲートに入力する。電圧レベル変換回路５６に
より電圧レベルが変換されたクロック信号はインバータ
５８を介してＭＯＳＦＥＴ６５のゲートに入力する。電
圧レベル変換回路５７により電圧レベル変換された各ク
ロック信号はインバータ５９を介してＭＯＳＦＥＴ６０
，６２，６３の各ゲートにそれぞれ入力する。この時の
各ゲートに対するクロック信号の入力により、ＭＯＳＦ
ＥＴ６１，６３，６５はオフとなり、ＭＯＳＦＥＴ６０
，６２，６４はオンになる。その結果、電源端子ＶＤＤ
−ＭＯＳＦＥＴ６０−端子Ｃ１−昇圧コンデンサ１８−
端子Ｃ１−ＭＯＳＦＥＴ６４−電源端子ＶＳＳという閉
回路が形成される。この閉回路の形成により昇圧コンデ
ンサ１８は直流電源１４（図２参照）からの充電電流が
供給されて充電される。
【００２４】図６はタイミングｔａにおける蓄電コンデ
ンサ１６及び昇圧コンデンサ１８の接続状態を示した回
路である。昇圧コンデンサ１８は上記のように充電され
てその両端電圧は直流電源１４の電圧に等しくなる。こ
のときの蓄電コンデンサ１６の昇圧出力端子ＶＳＳ２は
直流電源１４に対して開放された状態になっている。
【００２５】次に、図５のタイミングｔｂにおいては昇
圧クロック信号２４ａの電位が変化し、ＭＯＳＦＥＴ６
０，６２，６４，６５がそれぞれオフになる。その結果
、ＭＯＳＦＥＴ６３のみがオンになる。このような状態
下では蓄電コンデンサ１６及び昇圧コンデンサ１８はい
ずれも直流電源１４から開放された状態になる。
【００２６】次に、図５のタイミングｔｃにおいては、
タイミングａの場合とは昇圧クロック信号２４ａ，２４
ｂの位相は反転しており、このときの各ＭＯＳＦＥＴは
次のように動作する。ＭＯＳＦＥＴ６０，６２，６４は
オフになり、ＭＯＳＦＥＴ６１，６３，６５はオンにな
る。その結果、電源端子ＶＤＤ−蓄電コンデンサ１６−
昇圧出力端子ＶＳＳ２−ＭＯＳＦＥＴ６５−端子Ｃ２−
昇圧コンデンサ１８−ＭＯＳＦＥＴ６１−電源端子ＶＳ
Ｓという閉回路が形成される。そして、昇圧コンデンサ
１８に蓄積された電荷が蓄電コンデンサ１６に放電され
る。
【００２７】図７はタイミングｔｃおける蓄電コンデン
サ１６及び昇圧コンデンサ１８の接続状態を示した回路
である。昇圧コンデンサ１８は上記のように充電された
電荷を蓄電コンデンサ１６に放電する。そして、この時
の昇圧コンデンサ１８が図示のように接続されたことよ
り、昇圧出力端子ＶＳＳ２の電位は電源端子ＶＳＳ（−
３Ｖ）に対して更に−３Ｖ電位が下がるので、−６Ｖに
なる。
【００２８】以上の動作を繰り返すことにより昇圧出力
端子ＶＳＳ２の電位は約−６Ｖになり、この昇圧出力端
子ＶＳＳ２に供給されている電圧はＭＯＳＦＥＴ７１を
介して入力回路３０、トランジスタ出力回路５３及び外
部ＩＣ電源端子ＶＯＵＴに供給される。その結果、入力
回路３０、出力回路３４及び外部ＩＣ１２はそれぞれ６
Ｖ電源により駆動されることになる。
【００２９】また、このときの昇圧回路４４、出力回路
３４及び電源回路４０における３Ｖ系（ＶＳＳ系）と６
Ｖ系（ＶＳＳ２系）との整合は図１の電圧レベル変換回
路５１，５６，５７，６７によってなされている。なお
、入力回路３０には電圧レベル変換回路を設けていない
がそれは次の理由による。それは入力回路３０からの振
幅６Ｖの入力信号３１がＶＳＳ系の３Ｖ仕様のＭＯＳＦ
ＥＴ（図示せず）のゲートに入力するが、その場合ゲー
トの印加電圧として６Ｖという電圧は許容範囲に入るか
らである。従って、ＶＳＳ系の回路系が６Ｖの振幅の入
力電圧に耐えられないものあれば、入力回路３０にも図
４の電圧レベル変換回路を組み込む必要がある。
【００３０】また、昇圧制御信号４３及び電源制御信号
３９がそれぞれＬレベル信号（オフ信号）になると、昇
圧回路４４の動作は停止し、電源切換回路７２のＭＯＳ
ＦＥＴ７０がオンになりＭＯＳＦＥＴ７１がオフになる
ことにより、３Ｖ電圧が入力回路３０、トランジスタ出
力回路５３及び外部ＩＣ電源端子ＶＯＵＴに供給される
。
【００３１】以上のように、入力回路３０及び出力回路
３４の動作電圧は外部ＩＣ１２と共通の電圧範囲で動作
することになり、入力のノイズマージンも確保され、出
力レベルも外部ＩＣ１２を動作させるのに最適の電圧レ
ベルとなり、インタフェース特性に優れたものになって
いる。
【００３２】なお、上述の実施例においては、昇圧制御
信号４３及び電源制御信号３９をそれぞれ別々に発生さ
せているが、それは昇圧制御信号４３を先に発生させて
昇圧回路４４の出力電圧を安定させてから電源制御信号
３９を発生させて昇圧回路４４の出力電圧を出力させる
ようにしたためである。従って、仮にその安定するまで
の動作時間が短い場合には、昇圧制御信号４３及び電源
制御信号３９を同一の信号にしてもよい。
【００３３】なお、上述の実施例においては、外部電源
の電圧を昇圧させる例について説明したが、ＩＣが内蔵
する定電圧回路により発生した電圧を昇圧して外部ＩＣ
電源としてもよい。そのような場合には、外部電源の電
圧が広い範囲にわたっていても定電圧回路により一定の
出力電圧が得られ、外部ＩＣ電源端子ＶＯＵＴに供給さ
れる電圧は安定しており、外部ＩＣの動作電圧範囲仕様
が狭い場合であっても、安定して動作させることができ
る。この場合の定電圧回路は例えば後述する図９の定電
圧回路を用いることができる。但し、その場合にはＭＯ
ＳＦＥＴ９３は不要であり、ＭＯＳＦＥＴ１０２のソー
スは電源端子ＶＳＳに接続される。
【００３４】図８はこの発明の他の実施例に係るＩＣの
ブロック図であり、図１の実施例にＶＳＳ２系に定電圧
回路が組み込まれている。このＩＣは、アンドゲート５
４の出力を入力する電圧レベル変換回路９１を有し、こ
の電圧レベル変換回路９１の出力はインバータ９２を介
してＭＯＳＦＥＴ９３のゲートに入力し、ＭＯＳＦＥＴ
９３はオン／オフ制御される。このＭＯＳＦＥＴ９３は
ドレインが定電圧回路９４に接続され、ソースがＶＳＳ
２端子に接続されている。定電圧回路９４は、基準電圧
発生回路９５、差動増幅器９６及び増幅帰還抵抗９７か
ら構成されている。
【００３５】図９は定電圧回路９４の詳細を示した回路
図である。基準電圧発生回路９５はＭＯＳＦＥＴ１００
〜１０３から構成されており、この内ＭＯＳＦＥＴ１０
０はデプレッション型のものが用いられている。差動増
幅器９６はＭＯＳＦＥＴ１０４〜１０８から構成されて
いる。増幅帰還抵抗９７は抵抗Ｒ１及びＲ２から構成さ
れており、出力電圧は抵抗Ｒ１及びＲ２を介して差動増
幅器９６に帰還している。
【００３６】ＭＯＳＦＥＴ１００のゲート材がＰ形Ｐｏ
ｌｙ−Ｓｉ、ＭＯＳＦＥＴ１０１のゲート材がＮ形Ｐｏ
ｌｙ−Ｓｉであるとし、トランジスタサイズ、基板濃度
等がＭＯＳＦＥＴ１００と１０１とが共通の場合には、
Ｐ形Ｐｏｌｙ−ＳｉＰ１とＮ形Ｐｏｌｙ−ＳｉＰ２との
仕事関数差約１．０５Ｖが（ＶＤＤ−Ｖｒｅｆ）として
基準電圧発生回路９５から出力される。そして、差動増
幅器９６はその基準電圧発生回路９５の出力を基準信号
として入力して差動増幅器して、定電圧出力Ｖ０＝Ｖｒ
ｅｆ×（Ｒ１＋Ｒ２）／Ｒ１を出力する。
【００３７】従って、この定電圧出力Ｖ０を例えば５Ｖ
に設定することにより、ＭＯＳＦＥＴ７１を介して入力
回路３０、トランジスタ出力回路５３及び外部ＩＣ１２
にはそれぞれ−５Ｖの電圧が印加されその電圧により駆
動されることになる。
【００３８】この実施例においても定電圧回路９４を設
けたことにより、外部電源の電圧が広い範囲にわたって
いても外部ＩＣ電源端子ＶＯＵＴに供給される電圧は安
定しており、外部ＩＣの動作電圧範囲仕様が狭い場合で
あっても、安定して動作させることができる。
【００３９】なお、上述の実施例においては入力端子及
び出力端子がそれぞれ設けられている場合についての例
を説明したが、入出力兼用端子の場合も本発明が適用さ
れる。　　また、上述の実施例の集積回路をマイクロコ
ンピュータに応用した場合は、昇圧回路、電源切換回路
等の制御手段をソフトウェアを用いて容易に実現できる
ため特に有効である。
【００４０】
【発明の効果】以上のように本発明の一つの態様によれ
ば、昇圧回路の出力電圧と電源電圧とを適宜切換えて駆
動電圧として出力するようにしたので、必要時にのみ昇
圧回路の出力電圧を供給することができこのため低消費
電力化が実現され、安定して外部ＩＣを動作させること
ができる。また、昇圧回路を内蔵したことにより電子機
器の匡体を小型化することができ、電池を使用した電子
機器に適用するのに最適なものとなっている。
【００４１】また、本発明の他の態様によれば、外部電
源を定電圧化する定電圧回路を設けたので、定電圧回路
からの電源電圧を昇圧して得られる昇圧回路の出力電圧
も安定したものとなる。また、本発明の他の態様によれ
ば、昇圧回路と電源切換回路との間に定電圧回路を設け
たので、電源電圧より高い駆動電圧を供給する場合にも
安定した電圧を供給することができる。また、本発明の
他の態様によれば、電源切換回路からの駆動電圧が供給
される電源端子を設けたので、それに外部ＩＣを接続し
た場合には外部ＩＣに電源切換回路からの駆動電圧を供
給するきことがき、必要に応じて電源電圧の大きさが切
換えられるので、低消費電流化を実現することができる
。
【００４２】また、本発明によれば、入力回路及び／又
は出力回路に電源切換回路の出力電圧を供給し、外部の
ＩＣ電源と共通の電圧範囲で動作させているため、入力
のノイズマージンも確保されており、出力レベルも外部
ＩＣを動作させるのに最適の電圧レベルとなっているた
めインターフェース特性に優れている。更に、本発明の
他の態様によれば、昇圧回路にその駆動を停止させる停
止回路を設けたので、任意にその駆動が制御され、スタ
ンバイ時には昇圧動作を停止させることもできるため、
より低消費電流化を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施例におけるシングルチップマイ
コンの昇圧回路を詳細に示した回路図である。
【図２】本発明の一実施例のＩＣのハード構成における
接続関係を示した接続図である。
【図３】図１のシングルチップマイコンの詳細を示した
ブロック図である。
【図４】図１の電圧レベル変換器の回路図である。
【図５】昇圧回路に入力する昇圧クロック信号のタイミ
ングを示したタイミングチャートである。
【図６】タイミングｔａにおける蓄電コンデンサ及び昇
圧コンデンサの接続状態を示した回路図である。
【図７】タイミングｔｃにおける蓄電コンデンサ及び昇
圧コンデンサの接続状態を示した回路図である。
【図８】本発明の他の実施例におけるシングルチップマ
イコンの昇圧回路を詳細に示した回路図である。
【図９】図８の実施例における定電圧回路の回路図であ
る。
【符号の説明】
１６　　蓄電コンデンサ １８　　昇圧コンデンサ ３０　　入力回路 ３４　　出力回路 ４０　　電源切換回路 ４４　　昇圧回路 ３０　　入力回路 ９５　　定電圧回路

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】　　電源電圧をコンデンサを用いて昇圧し
    、電源電圧より高い電圧を発生する昇圧回路と、該昇圧
    回路の出力電圧及び電源電圧のいずか一方を電圧制御信
    号の入力に基づいて切換えて駆動電圧として出力する電
    源切換回路とを有する集積回路。
  2. 【請求項２】　　外部電源の出力電圧を入力してを一定
    の電源電圧を出力する第１の定電圧回路を有し、該第１
    の定電圧回路の出力電圧をコンデンサを用いて昇圧し、
    外部電源より高い電圧を発生する昇圧回路と、該昇圧回
    路の出力電圧及び電源電圧のいずか一方を電圧制御信号
    の入力に基づいて切換えて駆動電圧として出力する電源
    切換回路とを有する集積回路。することを特徴とする請
    求項１記載の集積回路。
  3. 【請求項３】　　電源電圧をコンデンサを用いて昇圧し
    、電源電圧より高い電圧を発生する昇圧回路と、該昇圧
    回路の出力電圧を電源として電源電圧より高い一定の電
    圧を出力する第２の定電圧回路と、該定電圧回路の出力
    電圧及び電源電圧のいずか一方を電源制御信号の入力に
    基づいて切換えて駆動電圧として出力する電源切換回路
    とを有する集積回路。
  4. 【請求項４】　　前記電源切換回路からの駆動電圧を外
    部の他の集積回路に供給するための電源端子を有する請
    求項１、２又は３記載の集積回路。
  5. 【請求項５】　　前記電源切換回路からの駆動電圧が供
    給される入力回路及び出力回路の少なく一方を有する請
    求項４記載の集積回路。
  6. 【請求項６】　　前記昇圧回路はその駆動を停止させる
    停止回路を有する請求項４記載の集積回路。
  7. 【請求項７】　　請求項１、２、３、４、５又は６記載
    の集積回路を有する電子機器。
JP05138191A 1990-05-07 1991-03-15 集積回路及び電子機器 Expired - Fee Related JP3147395B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP05138191A JP3147395B2 (ja) 1990-05-07 1991-03-15 集積回路及び電子機器
US07/696,460 US5193198A (en) 1990-05-07 1991-05-06 Method and apparatus for reduced power integrated circuit operation

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP11717690 1990-05-07
JP21322190 1990-08-10
JP2-213221 1990-08-10
JP2-117176 1990-08-10
JP05138191A JP3147395B2 (ja) 1990-05-07 1991-03-15 集積回路及び電子機器

Publications (2)

Publication Number Publication Date
JPH04211818A true JPH04211818A (ja) 1992-08-03
JP3147395B2 JP3147395B2 (ja) 2001-03-19

Family

ID=27294297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05138191A Expired - Fee Related JP3147395B2 (ja) 1990-05-07 1991-03-15 集積回路及び電子機器

Country Status (2)

Country Link
US (1) US5193198A (ja)
JP (1) JP3147395B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267445A (ja) * 2009-05-13 2010-11-25 Yazaki Corp ノイズ対策構造

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3170038B2 (ja) * 1992-05-19 2001-05-28 株式会社東芝 不揮発性半導体記憶装置
US5781784A (en) * 1992-07-09 1998-07-14 Zilog, Inc. Dynamic power management of solid state memories
JP2806717B2 (ja) * 1992-10-28 1998-09-30 日本電気アイシーマイコンシステム株式会社 チャージポンプ回路
US5603036A (en) * 1993-02-19 1997-02-11 Intel Corporation Power management system for components used in battery powered applications
US5337285A (en) * 1993-05-21 1994-08-09 Rambus, Inc. Method and apparatus for power control in devices
US5410465A (en) * 1993-06-11 1995-04-25 Tan; Charles M. C. Integrated circuit charge pump voltage level converter
US5329491A (en) * 1993-06-30 1994-07-12 Intel Corporation Nonvolatile memory card with automatic power supply configuration
US5363335A (en) * 1993-09-28 1994-11-08 Intel Corporation Nonvolatile memory with automatic power supply configuration
US5438549A (en) * 1994-02-28 1995-08-01 Intel Corporation Nonvolatile memory with volatile memory buffer and a backup power supply system
US5594360A (en) * 1994-10-19 1997-01-14 Intel Corporation Low current reduced area programming voltage detector for flash memory
JPH10512081A (ja) * 1994-10-19 1998-11-17 インテル・コーポレーション フラッシュ・メモリ用電圧源
US6324558B1 (en) * 1995-02-14 2001-11-27 Scott A. Wilber Random number generator and generation method
EP0819335B1 (en) * 1995-03-09 2004-06-02 Macronix International Co., Ltd. Regulated reference voltage circuit for flash memory device and other integrated circuit applications
US5724592A (en) * 1995-03-31 1998-03-03 Intel Corporation Method and apparatus for managing active power consumption in a microprocessor controlled storage device
US5958056A (en) * 1995-05-26 1999-09-28 Intel Corporation Method and apparatus for selecting operating voltages in a backplane bus
US5583384A (en) * 1995-06-07 1996-12-10 National Semiconductor Corporation Method and apparatus for connecting and disconnecting a power field effect transistor
JP3131943B2 (ja) * 1995-06-29 2001-02-05 矢崎総業株式会社 マルチプレクス型入力回路を用いた入力インターフェイス
US5694308A (en) * 1995-07-03 1997-12-02 Motorola, Inc. Method and apparatus for regulated low voltage charge pump
EP0800260B1 (en) * 1996-03-29 2001-10-17 STMicroelectronics S.r.l. Voltage booster for memory devices
US6023187A (en) * 1997-12-23 2000-02-08 Mitsubishi Semiconductor America, Inc. Voltage pump for integrated circuit and operating method thereof
AU731188B1 (en) * 2000-02-17 2001-03-29 Robert Bosch Gmbh A supply voltage booster for electronic modules
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US7114084B2 (en) 2002-03-06 2006-09-26 Micron Technology, Inc. Data controlled programmable power supply
US7719343B2 (en) * 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
EP3570374B1 (en) 2004-06-23 2022-04-20 pSemi Corporation Integrated rf front end
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
EP2311184A4 (en) * 2008-07-18 2014-02-26 Peregrine Semiconductor Corp SOFTENER HIGH PERFORMANCE VOLTAGE GENERATION CIRCUITS AND METHOD
US8120975B2 (en) * 2009-01-29 2012-02-21 Freescale Semiconductor, Inc. Memory having negative voltage write assist circuit and method therefor
US8686787B2 (en) 2011-05-11 2014-04-01 Peregrine Semiconductor Corporation High voltage ring pump with inverter stages and voltage boosting stages
US9413362B2 (en) 2011-01-18 2016-08-09 Peregrine Semiconductor Corporation Differential charge pump
JP2013070462A (ja) * 2011-09-21 2013-04-18 Elpida Memory Inc 半導体装置及びこれを備える情報処理装置
US20150236798A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Methods for Increasing RF Throughput Via Usage of Tunable Filters
US9420941B2 (en) * 2013-03-15 2016-08-23 Banpil Photonics, Inc. Image detecting capsule device and manufacturing thereof
US9690359B2 (en) 2015-08-26 2017-06-27 Qualcomm Incorporated Power multiplexer for integrated circuit power grid efficiency
US10248558B2 (en) 2017-08-29 2019-04-02 Qualcomm Incorporated Memory leakage power savings

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3757795A (en) * 1968-10-28 1973-09-11 Medtronic Inc Power supply and voltage double output circuitry for implantable electro-medical apparatus
US3941989A (en) * 1974-12-13 1976-03-02 Mos Technology, Inc. Reducing power consumption in calculators
US3980935A (en) * 1974-12-16 1976-09-14 Worst Bernard I Volatile memory support system
US4236199A (en) * 1978-11-28 1980-11-25 Rca Corporation Regulated high voltage power supply
JPS6020394A (ja) * 1983-07-14 1985-02-01 Ricoh Co Ltd 電源切換回路
JPS63245236A (ja) * 1987-03-31 1988-10-12 株式会社東芝 電源切替回路
US4794317A (en) * 1987-12-18 1988-12-27 Texas Instruments Incorporated ECL-to-CMOS level conversion for use in ECL-BiCMOS circuit
US4875188A (en) * 1988-01-12 1989-10-17 Intel Corporation Voltage margining circuit for flash eprom
JPH0748172B2 (ja) * 1988-12-19 1995-05-24 三菱電機株式会社 マイクロコンピュータ
KR910007785B1 (ko) * 1988-12-20 1991-10-02 삼성전자 주식회사 전원공급전압 변동에 대해 안정한 씨모스 입력 버퍼회로
US5012132A (en) * 1989-10-05 1991-04-30 Xicor, Inc. Dual mode high voltage coupler

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267445A (ja) * 2009-05-13 2010-11-25 Yazaki Corp ノイズ対策構造

Also Published As

Publication number Publication date
US5193198A (en) 1993-03-09
JP3147395B2 (ja) 2001-03-19

Similar Documents

Publication Publication Date Title
JP3147395B2 (ja) 集積回路及び電子機器
US4186436A (en) Booster circuit
EP0721691B1 (en) System and method for dual mode dc-dc power conversion
US6667603B2 (en) Semiconductor integrated circuit with different operational current modes
US6812782B2 (en) Switch mode converter that allows 100% duty cycle on gate driver
JP3267756B2 (ja) 半導体集積回路装置
US7126388B2 (en) Power MOSFET driver and method therefor
EP1081836A2 (en) Charge pump circuit
US20230120432A1 (en) Blocking and Startup Transistor Control in Voltage Converters
KR0161308B1 (ko) 전원 접속 회로 및 전원선용 스위치 집적 회로
JP3148070B2 (ja) 電圧変換回路
JP4756138B2 (ja) 低電圧トランジスタを使用する高電圧電力スイッチ
JP3000633B2 (ja) 電子機器
JP2573266B2 (ja) 発振回路
US8664798B2 (en) Semiconductor integrated circuit device and power supply circuit
JP3315286B2 (ja) パルス倍電圧回路
JPH1073675A (ja) 可逆コンバータによって調整される継続的電力供給回路
US20020030474A1 (en) Power source system
JP3130443B2 (ja) スイッチングレギュレータ
JP2001016084A (ja) リセット回路
JPH0430207B2 (ja)
JP2005092401A (ja) 電源回路
JP2007151322A (ja) 電源回路およびｄｃ−ｄｃコンバータ
JP7550529B2 (ja) 昇圧回路
CN119154666A (zh) 用于开关变换器的自举电路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees