JPH04212431A - 支持体を有する半導体デバイスおよびこのような半導体デバイスの製造方法 - Google Patents

支持体を有する半導体デバイスおよびこのような半導体デバイスの製造方法

Info

Publication number
JPH04212431A
JPH04212431A JP3021494A JP2149491A JPH04212431A JP H04212431 A JPH04212431 A JP H04212431A JP 3021494 A JP3021494 A JP 3021494A JP 2149491 A JP2149491 A JP 2149491A JP H04212431 A JPH04212431 A JP H04212431A
Authority
JP
Japan
Prior art keywords
groove
semiconductor
semiconductor element
semiconductor device
support rod
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3021494A
Other languages
English (en)
Other versions
JP3040501B2 (ja
Inventor
Johannes M C Verspeek
ヨハネス　マリア　コルネリス　フェルスペーク
Henricus A L Laarhoven
ヘンドリクス　アドリアヌス　ルイス　ラールホーフェン
De Water Peter W M Van
ペテル　ウィルヘルムス　マリア　ファン　デ　ワーテル
Middendorp Jan Van
ヤン　ファン　ミデンドルプ
Kornelis Boer
コーネリス　ボウール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV, Koninklijke Philips Electronics NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH04212431A publication Critical patent/JPH04212431A/ja
Application granted granted Critical
Publication of JP3040501B2 publication Critical patent/JP3040501B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/658—Shapes or dispositions of interconnections for devices provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/657—Shapes or dispositions of interconnections on sidewalls or bottom surfaces of the package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、支持体上迄延在する導
体が上に存する壁を有する溝と、この溝内に存して前記
の壁上の導体と電気接触をつくる半導体素子とをそなえ
た支持体を有する半導体デバイスに関するものである。 本発明は更にこのようなデバイスの製造方法およびこの
半導体デバイスの製造に使用される支持ロッドの製造方
法にも関するものである。
【０００２】
【従来の技術】このようなデバイスは“表面取付デバイ
ス（ｓｕｒｆａｃｅ　ｍｏｕｎｔｉｎｇ　ｄｅｖｉｃｅ
）　”として用いられることができる。支持体は、プリ
ント基板（ＰＣ−ｂｏａｒｄ）上に固着されることがで
きる。この場合支持体上に存する導体はプリント基板上
の導体と電気接触をつくる。
【０００３】英国特許第１５９７７０７　号には、半導
体素子がＶ溝内に取付けられるようにした、冒頭記載の
種類のデバイスが開示されている。半導体素子は壁の一
方に固着され、接続ワイヤによって他方の壁上の導体に
接続される。
【０００４】この公知のデバイスは、半導体素子を支持
体に固定するためと、接続ワイヤを設けるためとの別個
の製造工程が必要とされるという欠点を有する。溝の壁
は斜めであり、また半導体素子は実際に非常に小さな寸
法を有するので、これ等の製造工程はその上実行が難し
い。
【０００５】
【発明が解決しようとする課題】本発明は、とりわけ前
記の欠点を除くことを目的とするものである。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、半導体素子を溝内にクランプし、かく
して壁上の導体と電気接触をつくることを特徴とするも
のである。半導体素子は壁上の導体の間にクランプされ
るので、機械的および電気的の両方の連結を一工程で簡
単に半導体素子と支持体の間に行うことができる。支持
体と半導体素子間の連結を行うこの簡単な方法のおかげ
で、極めて小さな半導体素子をこのような半導体デバイ
スに用いることも可能である。
【０００７】半導体素子は、溝が曲げられて僅かに開き
、次いで半導体素子が挿入され、支持体が弾力で原形に
戻されるように、支持体が変形されることにより、溝内
にクランプされまた電気接触がつくられることができる
。更にまた、支持体を加熱し、溝を膨脹によって大きく
し、次いで半導体素子を挿入し、しかる後半導体素子を
冷却の間に収縮によってクランプし、電気接触をつくる
ことも可能である。溝が下方に向かって狭くなる断面を
有するテーパ形状を有し、この溝内に、半導体素子がク
ランプばめで自動的に保持されるようにするのが有利で
ある。このようにして、半導体素子を単に溝内に押込む
ことによって半導体デバイスをつくることができる。
【０００８】溝の壁は５から１５°の角度を囲むように
するのが有利である。角度が略々５°よりも小さいと、
支持体の製造時に、溝の寸法の許容差のために溝が時と
してテーパ形状を有しそこなうことが実際にわかった。 略々１５°よりも大きな角度の場合には、半導体素子が
溝内に確実にクランプされない。半導体素子と支持体の
間のより確実な連結は、半導体素子が挿入される前に一
方の導体と半導体素子に夫々はんだ層を設け、次いで半
導体素子を挿入し、次いで、かくしてつくられた半導体
デバイスを加熱することにより得ることができる。この
ようにして、はんだ連結が半導体素子と導体の間に設け
られる。
【０００９】溝内の半導体素子と導体の一方との間に変
形可能な接触体を用いると有利である。半導体素子の挿
入時および動作時に支持体と半導体素子間に生じること
のある大きな応力は前記の接触体によって吸収されるこ
とができる。
【００１０】電着によって設けられた金属、または少量
の導電性接着剤を、変形可能な接触体として用いること
ができる。けれども、変形可能な接触体は、ワイヤボン
ディングにより半導体素子に設けられたバンプ接点であ
るのが好ましい。これは、ワイヤを半導体素子の接触表
面にボンドし、次いでこの接触表面近くでブレークオフ
（ｂｒｅａｋ　ｏｆｆ）　することを意味する。金また
は銀でつくられるのが好ましいこのようなバンプ接点は
、現存の機械で公知のようにしてつくることができ、前
記の応力を十分に吸収することができることが実際に証
明された。
【００１１】本発明は更に、冒頭に記載されたデバイス
の製造方法に関するものである。本発明によれば、この
方法は、支持ロッド上迄延在する導体がその上に存する
壁を有する連続した溝をそなえた支持ロッドで開始し、
しかる後半導体素子をクランプばめで溝内に設け、次い
で、支持ロッドを多数の半導体デバイスに再分すること
を特徴とする。支持ロッドは、例えば焼結法によりセラ
ミック材料から、例えば射出成形法により合成材料から
、例えば押出し法によって、陽極処理アルミニウムのよ
うな、絶縁体で被覆された金属から、或いはまた、ロッ
ドの引き抜きによってガラスから、簡単につくることが
できる。半導体素子は、本発明の方法により、ＳＭＤ　
取付に適した支持体上に簡単且つ安価に固定および接触
させることができる。半導体素子を大気の影響から防ぐ
ために、溝に保護ラッカーを充填するのが有利である。
【００１２】半導体素子は、支持ロッドが再分される前
に取付けられる。これは次のような利点を有する、すな
わち個々の支持体ではなくて単に支持ロッドを半導体素
子の固着時にその目的に適した機械内に位置決めし、固
定するだけでよい。
【００１３】半導体素子を、下方に向かって狭くなる断
面を有するテーパ溝内に押込むことにより、該溝内クラ
ンプばめによって設け、この溝内に半導体素子を自動的
にクランプばめで保持するのが好ましい。溝の寸法は、
その間に半導体素子が溝のテーパ部分内で圧接し、かく
して電気接触をつくるような寸法である。このように、
半導体素子は、溝に押入れられるだけで溝内で固定され
、接触されることができる。
【００１４】半導体素子を溝内に挿入する前に、はんだ
層を導体上かまたは半導体素子上に設け、半導体素子を
挿入した後、該半導体素子を有する支持ロッドを加熱す
るのが有利である。はんだ層の溶融点以上に達すると、
はんだ層は流れ、はんだ付け接合部がつくられる。若し
温度がはんだ層の溶融点以下のままならば、熱圧着接合
部がつくられる。かくして、このようなより確実な連結
が極めて簡単な方法で得られる。
【００１５】半導体素子が溝内に設けられる前に、変形
可能な接触体を半導体素子上に設けるのが有利である。 この接触体は、この場合には半導体素子の表面に楽にア
クセスできるので、簡単に設けることができる。
【００１６】半導体素子が未だ１つの半導体スライス上
にある間に接触体をこれ等の半導体素子上に設け、しか
る後このスライスを、溝内に挿入される個々の半導体素
子に分けるのが有利である。半導体素子は、スライス上
に、正しく規定された固定位置をとるので、半導体素子
が未だスライス上にある時に、接触体を通常の機械によ
って簡単に各半導体素子上に設けることができる。
【００１７】支持ロッドの溝の壁は、例えばトランジス
タやＩＣのように２つ以上の接点を有する半導体素子も
、壁上に幾つかの導体を設けることによって接続するこ
とができるように、或るパターンの導体を具えることが
できる。導体は次の順序で簡単に支持ロッド上に設ける
ことができる。
【００１８】 −金属での支持ロッドの無電解核生成（ｅｌｅｃｔｒｏ
ｌｅｅｓ　ｎｕｃｌｅａｔｉｎｇ） −前記金属の局部的な除去またはその絶縁性化−残りの
金属の電気化学的シックニング（ｔｈｉｃｋｅｎｉｎｇ
）更に詳しく云えば、レーザまたは紫外線によって金属
を局部的にその厚さにわたって除去するかまたは絶縁性
にする。代わりに、金属は、レーザによって局部的に設
けられ、電気化学的に厚くされることもできる。
【００１９】
【実施例】以下に本発明を図面を参照して実施例で説明
する。図１は本発明の半導体デバイスの一実施例を示す
。以下に説明するこのデバイスは表面取付に適する典型
的なもので、屡々“表面取付デバイス”またはＳＭＤ　
と呼ばれる。図１は、支持体１上迄延在する金属導体６
と７がその上に存する壁３と４を有する連続した溝２を
そなえた該支持体１と、前記の溝内にあり且つ前記の壁
上の導体と電気接触をつくる半導体素子とを有する半導
体デバイスを示す。溝の壁３と４は略々１０°の角度を
囲む。導体６と７は、溝から支持体の上面５を越えて側
面８迄、場合によっては更に下面１０迄延在する。導体
６と７はプリント基板上の導体と電気的に接触すること
ができる。半導体素子１１、図の実施例ではダイオード
、は溝２内に設けられる。この半導体素子は溝２内にク
ランプされ、これにより、壁３と４上の導体６と７と電
気的に接触する。かくして、機械的接触ならびに電気的
接触が行われる。したがって、本発明のデバイスの製造
工程では、機械的接触と電気的接触をつくるための別々
の工程を含む必要がない。溝２は、半導体素子１１が挿
入された後に保護ラッカー１３例えば液状で加えられた
エポキシ樹脂で充填されるのが好ましい。この保護ラッ
カーの代わりとして、半導体素子上にガラスを設けるこ
とも可能である。
【００２０】支持体１は、セラミック材料、合成材料、
絶縁材料で被覆された金属或いはまたガラスより形成さ
れる。半導体素子１１は、該素子を溝２内に押込むこと
によって自動的にクランプばめにより取付られることが
できる。本発明によれば、溝２は、半導体素子が自動的
に与えられてクランプばめにより挿入されることができ
るように、下方に向かって狭くなる断面を有するテーパ
状の形を有する。
【００２１】図２は支持体１の断面図を示す。溝２の壁
３と４は、５から１５°の角度を囲むのが好ましい。角
度１５が略々５°よりも小さいと、支持体の製造時に、
溝の寸法の許容差のために溝が時としてテーパ形状を有
しそこなうことが実際にわかった。略々１５°よりも大
きな角度の場合には、半導体素子が溝内に確実にクラン
プされることができない。図１は、壁３と４が略々１０
°の角度を囲み、同時に両壁は上面５と略々９５°の角
度を囲む実施例を示す。図３は別の実施例を示すもので
、この実施例では、壁３は上面に事実上直角で、壁４は
上面５と略々１００　°の角度を囲む。
【００２２】半導体素子１１と支持体１間のより確実な
連結は、半導体素子１１が挿入される前に導体６および
７と半導体素子１１に夫々例えば普通の鉛‐錫はんだ層
６６，　６７と１１６　を設け、次いで半導体素子を挿
入し、次いで、かくしてつくられた半導体デバイスを加
熱することによって得ることができる。このように、は
んだ連結が半導体素子と導体の間に設けられる。実際に
はんだ層は導体６および７と半導体素子１１上に設けら
れるものではあるが、このはんだ層が一方の導体にのみ
または半導体素子にだけあるとしても確実な連結がやは
り得られることに留意さるべきである。
【００２３】半導体素子の位置決め中および動作中に生
じる大きな機械的応力を防ぐために、溝内の半導体素子
と導体の一方との間に変形可能な接触体１２が用いられ
る。このような接触体は、ワイヤボンディングにより半
導体素子上に設けられたバンプ接点である、すなわち、
ワイヤが半導体素子の接続表面上にボンドされ次いで接
続表面近くでブレークオフされる。金または銀で作られ
るのが好ましいこのようなバンプ接点は、現存の機械で
公知のようにしてつくることができ、前記の応力を十分
に吸収することができることが実際に証明された。
【００２４】半導体デバイスは、その上面５によってだ
けでなく、その下面１０でプリント基板に接続すること
ができる。溝は、支持体内の連続したくぼみ１４に設け
るのが好ましい（図１及び２参照）。このようなくぼみ
は、少量の接着剤（図示せず）を保持するのに用いるこ
とができる。半導体デバイスは、この場合、該半導体デ
バイスがはんだ付けで固定される前にこの少量の接着剤
によってその上面５でプリント基板に固定されることが
できる。前記のくぼみ１４は、半導体デバイスの上面５
が、少量の接着剤にも拘らずプリント基板の表面とよく
合体することを保証し、このため、半導体デバイスの上
面５および側面８上とプリント基板上に存する導体間に
適切なはんだ付けジョイントをつくることができる。
【００２５】図１はダイオードを有する半導体デバイス
を示す。支持体は、例えば図４に示すように、トランジ
スタまたはＩＣに用いることもできる。半導体素子の終
ろ側における接点はこの場合導体６と接続されるコレク
タ接点とすることができる。この場合半導体素子の前側
には、ベース接点およびエミッタ接点である２つの金の
バンプ接点１１２　と２１２　が存し、これ等の接点は
、互いに分離された２つの導体１７および２７と接続さ
れる。
【００２６】本発明によりつくられる半導体デバイスの
寸法は非常に小さくでき、例えば、ダイオードおよびト
ランジスタの支持体の寸法は２ｍｍ×１．２５ｍｍ×１
．２ｍｍ（ＳＭＤ　技術において０８０５として知られ
ている）　または１．５ｍｍ　×０．７５ｍｍ×０．８
ｍｍ（０６０３として知られている）　である。
【００２７】以上説明した半導体デバイスは簡単且つ安
価につくることができる。図５は、製造過程における一
工程を示す。この製造工程は、上に導体５６と５７が存
する壁５３と５４をそなえた支持ロッド５１で始まり、
前記の導体は該支持ロッド上に延在している。支持ロッ
ドには連続したくぼみ６４が設けられる。支持ロッドは
、例えば炭化珪素、窒化珪素または酸化アルミニウムの
ようなセラミック材料でつくることができる。このよう
な支持ロッドは、例えば焼結法でつくることができる。 熱可塑性合成材料でつくられた支持ロッドは、例えば射
出成形または押出しによって公知のようにして得ること
ができる。この場合その形状は、使用される技術例えば
押出しに適合されねばならない。図５に示した実施例が
この場合に当たる。支持ロッド５１は規則正しい本体と
して構成され、連続した溝２とくぼみ６４は押出し方向
に走っている。これに適した合成材料は、例えばポリエ
ーテルスルホン（ｐｏ−ｌｙｅｔｈｅｒ　ｓｕｌｆｏｎ
：ＰＥＳ）　またはポリエーテルイミド（ｐｏｌｙｅｔ
ｈｅｒ　ｉｍｉｄｅ：ＰＥＩ）　である。所謂液晶ポリ
マもまた適している。支持ロッドはまたガラスより成る
ものでもよい。このような支持ロッドは、例えば引き抜
きまたはガラス技術で公知のその他の方法で得ることが
できる。多数の半導体素子１１を溝５２内に設けること
ができる。これ等の半導体素子は、クランプばめで溝内
に順次に挿入される。これにより、半導体素子１１は支
持ロッド５１の壁５３と５４上の導体５６と５７と圧接
状態になる。半導体素子は図５に示した保護ラッカー６
３で被覆され、しかる後、支持ロッド５１がソーイング
（ｓａｗｉｎｇ）またはブレーキング（ｂｒｅａｋｉｎ
ｇ）で破線６５に沿って幾つかの半導体デバイスに分け
られる。これにより、１つの半導体素子をそなえた支持
体より成る複数の半導体デバイスをつくることが可能で
ある。この後者の半導体デバイスでは、導体５６と５７
は、個々の半導体素子を連結する幾つかの導体トラック
に再分されるのが普通である。
【００２８】半導体素子は種々の方法で設けることがで
きる。半導体素子は、溝５２が曲げられて僅かに開き、
次いで半導体素子１１が挿入され、支持体が弾力で原形
に戻されるように支持ロッド５１が変形されることによ
り、溝内にクランプされまた電気接触がつくられること
ができる。代わりに、支持ロッド５１を該支持ロッドが
膨脹するように例えば略々２５０　℃迄加熱し、しかる
後半導体素子を入れ、冷却後にこれ等の半導体素子が溝
内にクランプされるようにすることも可能である。支持
ロッドに、その断面が下方に狭くなるテーパ溝を設け、
半導体素子をこの溝内にクランプばめで自動的に設ける
のが有利である（図２および５参照）。
【００２９】図を見易くするため図５には示されていな
い普通の鉛‐錫はんだ層（これ等のはんだ層は図２に示
したはんだ層６６，　６７および１１６　と同じである
）　を、導体５６，５７および半導体素子１１上に設け
るのが有利である。 半導体素子が設けられてから、半導体素子を有する支持
ロッドが加熱される。この間はんだ層の溶融点以上に達
すると、はんだ層は流れ、はんだ付け接合部が作られる
。若し温度がはんだ層の溶融点以下のままならば、熱圧
着接合部が作られる。かくして、より確実な接続が得ら
れる。
【００３０】半導体素子が溝２内に設けられる前に、変
形可能な接触体１２を半導体素子上に設けるのが有利で
ある。この変形可能な接触体は、半導体素子の挿入時お
よび動作時に生じる大きな応力を吸収することができる
。 半導体素子１１が未だ１つの半導体スライス上にある間
に接触体１２をこれ等の半導体素子上に設けるが有利で
ある。これは、例えば、電気化学的に金属層を設け、こ
の金属層を厚くし、これをパターンにエッチングするか
、或いは少量の導電性接着剤を設けることによって行う
ことができる。この実施例では、バンプ接点は、普通の
ワイヤボンディングで設けられ、この場合細いワイヤが
半導体素子の接続表面にボンドされ、次いでこのワイヤ
が接続表面近くでブレークオフされる。次いで、半導体
スライスは、夫々１つのバンプ接点１２をそなえた個々
の半導体素子１１に例えばソーイングのような通常の技
術によって再分される。
【００３１】本発明はまた、半導体素子１１を入れるの
に適し、支持ロッド５１上迄延在する導体５６と５７が
その上に存する壁５３と５４を有する連続した溝５２を
そなえた支持ロッド５１の製造方法にも関するものであ
る。本発明によれば、導体は次の順序で支持ロッド上に
設けられる。
【００３２】−金属による支持ロッドの無電解核生成、
例えば略々０．１　μｍ　の厚さを有するニッケル、パ
ラジウムまたは銀のような金属での、焼結または射出成
形で得られた支持ロッドの無電解核生成、−この金属の
局部的な除去または例えばレーザ或いは紫外線での処理
によってその厚さを通じて該金属を絶縁性にし、これに
よって導体パターンを形成する、−例えば１０μｍの厚
さを有するニッケル、銀または銅の適用による残りの金
属の電気化学的なシックニング。若し所望ならば、はん
だ付けを容易　　にする標準的な鉛‐錫層をその上に加
える。支持ロッドを金属で核生成し、この金属を局部的
に除去するかまたはこれを絶縁性にする代わりに、支持
ロッドを、公知のようにレーザによって適当な金属の溶
液内で局部的に核生成することもできる。
【００３３】支持体の下面５９が該支持体をプリント基
板上に取付けるのに用いられる場合には、中央部分の金
属を支持ロッドの下面迄延在させる。製造後、そこにく
ぼみ６０を例えば５０μｍ　の深さに研摩することがで
きる。導体間接続はそこでしゃ断され、このくぼみ６０
内に少量の接着剤（図示せず）を用いることによって、
プリント基板とのより好ましい連結を得ることができる
。
【００３４】図面に示した実施例は単に説明のための例
を意味するもので、本発明の要旨を逸脱しない範囲にお
いて種々の変形が可能であることは明らかであろう。
【図面の簡単な説明】
【図１】本発明の半導体デバイスの一実施例の一部切欠
き斜視図である。
【図２】図１のデバイスの断面図である。
【図３】本発明の半導体デバイスの別の実施例の一部切
欠き斜視図である。
【図４】半導体素子としてトランジスタを有する図３の
半導体デバイスの一部切欠き斜視図である。
【図５】図１のデバイスの製造方法の説明図である。
【符号の説明】
１　　支持体 ２，５２　　溝 ３，４，５３，　５４　　壁 ５　　上面 ６，７，１７，　２７，　５６　　導体１１　　半導体
素子 １２，　１１２，　２１２　　接触体 １３，　６３　　保護ラッカー １４，　６４　　くぼみ

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】　　支持体上迄延在する導体が上に存する
    壁を有する溝と、この溝内に存して前記の壁上の導体と
    電気接触をつくる半導体素子とをそなえた支持体を有す
    る半導体デバイスにおいて、半導体素子は溝内にクラン
    プされ、かくして壁上の導体と電気接触をつくることを
    特徴とする半導体デバイス。
  2. 【請求項２】　　溝は、下方に向かって狭くなる断面を
    有するテーパ形状を有し、この溝内に、半導体素子がク
    ランプばめで自動的に保持された請求項１の半導体デバ
    イス。
  3. 【請求項３】　　溝の壁は５から１５゜の角度を囲む請
    求項２の半導体デバイス。
  4. 【請求項４】　　はんだ付け接続が半導体素子と導体の
    一方の間とに設けられた請求項１乃至３の何れか１項の
    半導体デバイス。
  5. 【請求項５】　　変形可能な接触体が半導体素子と導体
    の一方との間に設けられた請求項１乃至４の何れか１項
    の半導体デバイス。
  6. 【請求項６】　　変形可能な接触体は、ワイヤボンディ
    ングにより半導体素子に設けられたバンプ接点である請
    求項５の半導体デバイス。
  7. 【請求項７】　　バンプ接点は金または銀でつくられた
    請求項６の半導体デバイス。
  8. 【請求項８】　　支持体上迄延在する導体がその上に存
    する溝と、この溝内に存して前記の壁上の導体と電気接
    触をつくる半導体素子とをそなえた支持体を有する半導
    体デバイスの製造方法において、支持ロッド上迄延在す
    る導体がその上に存する壁を有する連続した溝をそなえ
    た支持ロッドで開始し、しかる後半導体素子をクランプ
    ばめで溝内に設け、次いで、支持ロッドを多数の半導体
    デバイスに再分することを特徴とする半導体デバイスの
    製造方法。
  9. 【請求項９】　　半導体素子を、下方に向かって狭くな
    る断面を有するテーパ溝内に押込むことにより、該溝内
    にクランプばめによって設け、この溝内に半導体素子を
    自動的にクランプばめで保持する請求項８記載の半導体
    デバイスの製造方法。
  10. 【請求項１０】　　半導体素子を溝内に挿入する前に、
    はんだ層を導体上かまたは半導体素子上に設け、半導体
    素子を挿入した後、該半導体素子を有する支持ロッドを
    加熱する請求項８または請求項９の半導体デバイスの製
    造方法。
  11. 【請求項１１】　　半導体素子を溝内に挿入する前に、
    該半導体素子上に、変形可能な接触体を設ける請求項８
    乃至請求項１０の何れか１項の半導体デバイスの製造方
    法。
  12. 【請求項１２】　　半導体素子がまだ１つの半導体スラ
    イス上にある間に接触体をこれ等半導体素子上に設け、
    しかる後、半導体スライスを、溝内に挿入される個々の
    半導体素子に向ける請求項１１の半導体デバイスの製造
    方法。
  13. 【請求項１３】　　支持ロッド上迄延在する導体がその
    上に存する壁を有する溝をそなえた支持ロッドの製造方
    法において、導体を次の順序で支持ロッド上に設けるこ
    とを特徴とする支持ロッドの製造方法。−金属での支持
    ロッドの無電解核生成−前記金属の局部的な除去または
    その絶縁性化−残りの金属の電気化学的シックニング。
  14. 【請求項１４】　　レーザまたは紫外線によって金属を
    局部的にその厚さにわたって除去するかまたは絶縁性に
    する請求項１３の支持ロッドの製造方法。
JP3021494A 1990-01-23 1991-01-23 支持体を有する半導体デバイスおよびこのような半導体デバイスの製造方法 Expired - Lifetime JP3040501B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL9000161A NL9000161A (nl) 1990-01-23 1990-01-23 Halfgeleiderinrichting bevattende een drager en werkwijze voor het vervaardigen van de drager.
NL9000161 1990-01-23

Publications (2)

Publication Number Publication Date
JPH04212431A true JPH04212431A (ja) 1992-08-04
JP3040501B2 JP3040501B2 (ja) 2000-05-15

Family

ID=19856464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3021494A Expired - Lifetime JP3040501B2 (ja) 1990-01-23 1991-01-23 支持体を有する半導体デバイスおよびこのような半導体デバイスの製造方法

Country Status (7)

Country Link
US (1) US5198886A (ja)
EP (1) EP0439227B1 (ja)
JP (1) JP3040501B2 (ja)
KR (1) KR100198209B1 (ja)
CN (1) CN1024731C (ja)
DE (1) DE69127910T2 (ja)
NL (1) NL9000161A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065267A (ja) * 1996-04-23 1998-03-06 Cie Ind Lase ダイオードレーザ装置
JP2006516819A (ja) * 2003-01-30 2006-07-06 ユニバーシティ・オブ・ケープ・タウン 薄膜半導体デバイスおよび薄膜半導体デバイスの製法
JP2007505493A (ja) * 2003-09-09 2007-03-08 クリー　インコーポレイテッド 半導体発光装置用の固体金属ブロック実装基板およびその製造のための酸化方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335546B1 (ko) * 1994-04-15 2002-10-11 코닌클리케 필립스 일렉트로닉스 엔.브이. 지지바에 기초한 반도체 디바이스 제조 방법
KR100372136B1 (ko) * 1995-05-10 2003-03-15 코닌클리케 필립스 일렉트로닉스 엔.브이. 반도체디바이스및그제조에적합한캐리어로드
JP2810647B2 (ja) * 1996-04-30 1998-10-15 山一電機株式会社 Ｉｃパッケージ
US5986334A (en) * 1996-10-04 1999-11-16 Anam Industrial Co., Ltd. Semiconductor package having light, thin, simple and compact structure
US6295307B1 (en) * 1997-10-14 2001-09-25 Decade Products, Inc. Laser diode assembly
JP3842444B2 (ja) * 1998-07-24 2006-11-08 富士通株式会社 半導体装置の製造方法
DE10025774A1 (de) * 2000-05-26 2001-12-06 Osram Opto Semiconductors Gmbh Halbleiterbauelement mit Oberflächenmetallisierung
US20060097385A1 (en) 2004-10-25 2006-05-11 Negley Gerald H Solid metal block semiconductor light emitting device mounting substrates and packages including cavities and heat sinks, and methods of packaging same
US7322732B2 (en) 2004-12-23 2008-01-29 Cree, Inc. Light emitting diode arrays for direct backlighting of liquid crystal displays
US7304694B2 (en) 2005-01-12 2007-12-04 Cree, Inc. Solid colloidal dispersions for backlighting of liquid crystal displays
CN100539219C (zh) * 2005-04-28 2009-09-09 皇家飞利浦电子股份有限公司 包括设置在凹部中的led的光源
US20070269915A1 (en) * 2006-05-16 2007-11-22 Ak Wing Leong LED devices incorporating moisture-resistant seals and having ceramic substrates
US8033692B2 (en) 2006-05-23 2011-10-11 Cree, Inc. Lighting device
US8772817B2 (en) 2010-12-22 2014-07-08 Cree, Inc. Electronic device submounts including substrates with thermally conductive vias
DE102012001346A1 (de) * 2012-01-24 2013-07-25 Giesecke & Devrient Gmbh Verfahren zum Herstellen eines Datenträgers
DE102012103633B4 (de) * 2012-04-25 2020-08-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierende Vorrichtung und Verfahren zum Herstellen einer derartigen Vorrichtung
CN104260009B (zh) * 2014-08-23 2016-05-11 华东光电集成器件研究所 一种衬底粘接夹持定位装置
US11431146B2 (en) * 2015-03-27 2022-08-30 Jabil Inc. Chip on submount module

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3254274A (en) * 1961-09-26 1966-05-31 Ibm Mounting apparatus for electronic devices
DE1564444C3 (de) * 1966-03-24 1978-05-11 N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) Halbleiteranordnung mit einem isolierenden Träger
US3857115A (en) * 1972-05-30 1974-12-24 Marconi Co Ltd Semiconductor device mounting arrangements
US3972012A (en) * 1974-12-23 1976-07-27 Rca Corporation Apparatus for mounting a diode in a microwave circuit
GB1597707A (en) * 1978-03-08 1981-09-09 Aei Semiconductors Ltd Electronic component assemblies
JPS5875859A (ja) * 1981-10-30 1983-05-07 Fujitsu Ltd 半導体装置
FR2521350B1 (fr) * 1982-02-05 1986-01-24 Hitachi Ltd Boitier porteur de puce semi-conductrice
JPS58173790A (ja) * 1982-04-06 1983-10-12 シチズン時計株式会社 表示装置と半導体装置の接続構造
FR2535110B1 (fr) * 1982-10-20 1986-07-25 Radiotechnique Compelec Procede d'encapsulation d'un composant semi-conducteur dans un circuit electronique realise sur substrat et application aux circuits integres rapides
US4670770A (en) * 1984-02-21 1987-06-02 American Telephone And Telegraph Company Integrated circuit chip-and-substrate assembly
EP0333237A3 (en) * 1984-05-18 1990-03-21 BRITISH TELECOMMUNICATIONS public limited company Integrated circuit chip carrier
GB8412674D0 (en) * 1984-05-18 1984-06-27 British Telecomm Integrated circuit chip carrier
US4647959A (en) * 1985-05-20 1987-03-03 Tektronix, Inc. Integrated circuit package, and method of forming an integrated circuit package
FR2589629B1 (fr) * 1985-11-05 1987-12-18 Radiotechnique Compelec Composant opto-electronique pour montage en surface et son procede de fabrication
KR940003375B1 (ko) * 1986-05-21 1994-04-21 가부시끼가이샤 히다찌세이사꾸쇼 반도체 장치 및 그 제조 방법
US4922378A (en) * 1986-08-01 1990-05-01 Texas Instruments Incorporated Baseboard for orthogonal chip mount
KR880014692A (ko) * 1987-05-30 1988-12-24 강진구 반사경이 부착된 반도체 발광장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065267A (ja) * 1996-04-23 1998-03-06 Cie Ind Lase ダイオードレーザ装置
JP2006516819A (ja) * 2003-01-30 2006-07-06 ユニバーシティ・オブ・ケープ・タウン 薄膜半導体デバイスおよび薄膜半導体デバイスの製法
JP2012151480A (ja) * 2003-01-30 2012-08-09 Pst Sensors (Proprietary) Ltd 薄膜半導体デバイスおよび薄膜半導体デバイスの製法
JP2007505493A (ja) * 2003-09-09 2007-03-08 クリー　インコーポレイテッド 半導体発光装置用の固体金属ブロック実装基板およびその製造のための酸化方法

Also Published As

Publication number Publication date
CN1024731C (zh) 1994-05-25
NL9000161A (nl) 1991-08-16
KR100198209B1 (ko) 1999-07-01
DE69127910T2 (de) 1998-04-02
EP0439227B1 (en) 1997-10-15
EP0439227A1 (en) 1991-07-31
CN1054334A (zh) 1991-09-04
JP3040501B2 (ja) 2000-05-15
DE69127910D1 (de) 1997-11-20
US5198886A (en) 1993-03-30
KR910015038A (ko) 1991-08-31

Similar Documents

Publication Publication Date Title
JPH04212431A (ja) 支持体を有する半導体デバイスおよびこのような半導体デバイスの製造方法
JP3267045B2 (ja) Ｌｅｄ素子
US4346396A (en) Electronic device assembly and methods of making same
KR900001240B1 (ko) 반도체 장치용 기판(基板) 구조체
JPS60163447A (ja) 半導体素子
JP2014013908A (ja) 一体型スルーホール熱放散ピンを有するモールドされた半導体パッケージおよびその製造方法
EP2750187B1 (en) Semiconductor device and semiconductor device manufacturing method
KR20130051498A (ko) 반도체 모듈 및 반도체 모듈을 제조하는 방법
KR20000067849A (ko) 반도체장치 및 그 제조방법
JPH0775239B2 (ja) ハンダ・コネクタおよびこのハンダ・コネクタを使用して電気回路を作製する方法
US7910406B2 (en) Electronic circuit device and method for manufacturing same
JP2002141434A (ja) 電気または電子部品およびその部品の製造方法
JP2002026195A (ja) 樹脂封止型半導体装置及びその製造方法
JP2009064939A (ja) 表面実装用回路基板及び表面実装用回路基板の形成方法、並びに表面実装形電子部品の実装方法
JPH10242385A (ja) 電力用混合集積回路装置
JPH1051034A (ja) 面実装型電子部品、その製造方法、これを回路基板上に実装する方法、およびこれを実装した回路基板
JPS6234153B2 (ja)
RU2118585C1 (ru) Способ монтажа деталей полупроводникового прибора к основанию и полупроводниковый прибор, полученный этим способом
JPH10275965A (ja) 電子部品組立体およびその製造方法
JPH1074884A (ja) 半導体搭載基板用導体ピンの製造方法
CN113169138A (zh) 载体，具有载体的装置和用于制造载体的方法
JPS60109295A (ja) 実装基板およびそれを用いた実装体
JPH10189792A (ja) 半導体パッケージ
CN121941369A (zh) 衬底接合系统及相关方法
JP3174975B2 (ja) 電子部品搭載装置