JPH04212785A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH04212785A JPH04212785A JP3009592A JP959291A JPH04212785A JP H04212785 A JPH04212785 A JP H04212785A JP 3009592 A JP3009592 A JP 3009592A JP 959291 A JP959291 A JP 959291A JP H04212785 A JPH04212785 A JP H04212785A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- supply terminal
- backup
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 238000012544 monitoring process Methods 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特に主電源からの電圧供給が断たれた時にバックア
ップ電源によって内部状態を保持させる必要のある集積
回路装置に関する。
し、特に主電源からの電圧供給が断たれた時にバックア
ップ電源によって内部状態を保持させる必要のある集積
回路装置に関する。
【０００２】
【従来の技術】ＲＡＭのような揮発性メモリで構成され
たデータ保持回路を有する集積回路装置では、電源が遮
断された場合でもデータ等の内部状態を電源遮断前のま
ま保持することがしばしば要求される。この目的のため
に、バックアップ電源による主電源遮断時のバックアッ
プが行われていることは周知のことである。
たデータ保持回路を有する集積回路装置では、電源が遮
断された場合でもデータ等の内部状態を電源遮断前のま
ま保持することがしばしば要求される。この目的のため
に、バックアップ電源による主電源遮断時のバックアッ
プが行われていることは周知のことである。
【０００３】すなわち、図５に示すように集積回路装置
５０の一方の電源端子５１には、通常動作電圧Ｖｃｃを
発生する主電源６０が電源スイッチ６１およびダイオー
ド６２を介して接続されるとともに、バックアップ電圧
ＶＢＵＰ を発生するバックアップ電源６５がダイオー
ド６６を介して接続されている。集積回路５０の他方の
電源端子５２は接地（ＧＮＤ）されている。バックアッ
プ電圧ＶＢＵＰ は通常動作電圧Ｖｃｃよりも小さいの
で、電源スイッチ６１のオンによる通常動作時は電圧Ｖ
ｃｃがダイオード６２を介して電源端子５１に供給され
る。このとき、ダイオード６６は逆バイアス状態であり
、バックアップ電源６５は切り離されていることになる
。一方、スイッチ６１がＯＦＦとなって主電源が断たれ
ると、ダイオード６６が導通し、バックアップ電圧ＶＢ
ＵＰ が電源端子５１に供給される。かくして、主電源
が遮断されても集積回路装置５０の内部状態は保持され
る。
５０の一方の電源端子５１には、通常動作電圧Ｖｃｃを
発生する主電源６０が電源スイッチ６１およびダイオー
ド６２を介して接続されるとともに、バックアップ電圧
ＶＢＵＰ を発生するバックアップ電源６５がダイオー
ド６６を介して接続されている。集積回路５０の他方の
電源端子５２は接地（ＧＮＤ）されている。バックアッ
プ電圧ＶＢＵＰ は通常動作電圧Ｖｃｃよりも小さいの
で、電源スイッチ６１のオンによる通常動作時は電圧Ｖ
ｃｃがダイオード６２を介して電源端子５１に供給され
る。このとき、ダイオード６６は逆バイアス状態であり
、バックアップ電源６５は切り離されていることになる
。一方、スイッチ６１がＯＦＦとなって主電源が断たれ
ると、ダイオード６６が導通し、バックアップ電圧ＶＢ
ＵＰ が電源端子５１に供給される。かくして、主電源
が遮断されても集積回路装置５０の内部状態は保持され
る。
【０００４】
【発明が解決しようとする課題】しかしながら、かかる
構成ではバックアップ電源６５を通常動作時に電源端子
５１から切り離すためのダイオード６６を必要とする。 集積回路装置５０の外付部品が増えることはそれだけ同
装置を用いたシステムのコストアップをもたらし、また
システムの歩留り低減の要因となり得る。しかも、バッ
クアップ電圧ＶＢＵＰ は実際はダイオード６６の順方
向電圧ＶＦ だけ低下して電源端子５１に供給される。 このため、バックアップ電圧ＶＢＵＰ は集積回路装置
５０が内部状態を保持するための必要最小限の電圧より
も上記電圧ＶＦ だけ少なくとも高くしなければならな
い。バックアップ電源６５として一般的には電池が用い
られるが、要求される発生電圧が前述のように比較的高
いと、それだけバックアップできる時間が短くなる。
構成ではバックアップ電源６５を通常動作時に電源端子
５１から切り離すためのダイオード６６を必要とする。 集積回路装置５０の外付部品が増えることはそれだけ同
装置を用いたシステムのコストアップをもたらし、また
システムの歩留り低減の要因となり得る。しかも、バッ
クアップ電圧ＶＢＵＰ は実際はダイオード６６の順方
向電圧ＶＦ だけ低下して電源端子５１に供給される。 このため、バックアップ電圧ＶＢＵＰ は集積回路装置
５０が内部状態を保持するための必要最小限の電圧より
も上記電圧ＶＦ だけ少なくとも高くしなければならな
い。バックアップ電源６５として一般的には電池が用い
られるが、要求される発生電圧が前述のように比較的高
いと、それだけバックアップできる時間が短くなる。
【０００５】したがって、本発明の目的は、必要とする
外付部品をできるだけ少くして内部状態保持のためのバ
ックアップを可能とした集積回路装置を提供することに
ある。
外付部品をできるだけ少くして内部状態保持のためのバ
ックアップを可能とした集積回路装置を提供することに
ある。
【０００６】本発明の他の目的は、必要とする外付部品
を少なくするとともに、バックアップ電源に要求される
バックアップ電圧をも小さくすることを可能にした集積
回路装置を提供することにある。
を少なくするとともに、バックアップ電源に要求される
バックアップ電圧をも小さくすることを可能にした集積
回路装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明による集積回路装
置は、主電源電圧が印加される第１の電源端子と、バッ
クアップ電圧が印加される第２の電源端子と、第１の電
源端子を内部回路の電源ラインに接続する手段と、第２
の電源端子と内部回路の電源ラインとの間に接続された
トランジスタと、第１の電源端子の電圧と第２の電源端
子の電圧とを比較し前者が後者よりも大きいときは上記
トランジスタを遮断状態にし前者が後者よりも小さいと
きは上記トランジスタを導通させる比較手段とを有する
ことを特徴とする。
置は、主電源電圧が印加される第１の電源端子と、バッ
クアップ電圧が印加される第２の電源端子と、第１の電
源端子を内部回路の電源ラインに接続する手段と、第２
の電源端子と内部回路の電源ラインとの間に接続された
トランジスタと、第１の電源端子の電圧と第２の電源端
子の電圧とを比較し前者が後者よりも大きいときは上記
トランジスタを遮断状態にし前者が後者よりも小さいと
きは上記トランジスタを導通させる比較手段とを有する
ことを特徴とする。
【０００８】このように、本発明では主電源印加用の端
子とバックアップ電源印加用の端子とを独立して設けて
おり、かつバックアップ電源端子と内部回路の電源ライ
ンとの間にトランジスタを設けてこのトランジスタの導
通・遮断を両電源端子の電圧比較により制御している。 したがって、バックアップ電源をダイオードなしに第２
の電源端子に直接接続することが可能となり、外付部品
を削減することができる。第２の電源端子に印加された
バックアップ電圧はバックアップ時にはトランジスタの
導通時の電圧降下分だけ低下して内部回路に印加される
が、その電圧降下はダイオードの順方向電圧降下に比し
てかなり小さく、その分バックアップできる時間を延ば
すことができる。
子とバックアップ電源印加用の端子とを独立して設けて
おり、かつバックアップ電源端子と内部回路の電源ライ
ンとの間にトランジスタを設けてこのトランジスタの導
通・遮断を両電源端子の電圧比較により制御している。 したがって、バックアップ電源をダイオードなしに第２
の電源端子に直接接続することが可能となり、外付部品
を削減することができる。第２の電源端子に印加された
バックアップ電圧はバックアップ時にはトランジスタの
導通時の電圧降下分だけ低下して内部回路に印加される
が、その電圧降下はダイオードの順方向電圧降下に比し
てかなり小さく、その分バックアップできる時間を延ば
すことができる。
【０００９】本発明の好ましい実施例によれば、上記接
続手段は配線で構成されていて第１の電源端子は内部回
路の電源ラインに接続されている。この場合はメイン電
源をダイオードを介して第１の電源端子に接続すること
によりバックアップ時に第２の電源端子からのバックア
ップ電流が上記トランジスタを介して第１の電源端子へ
流出するのを防止する必要がある。
続手段は配線で構成されていて第１の電源端子は内部回
路の電源ラインに接続されている。この場合はメイン電
源をダイオードを介して第１の電源端子に接続すること
によりバックアップ時に第２の電源端子からのバックア
ップ電流が上記トランジスタを介して第１の電源端子へ
流出するのを防止する必要がある。
【００１０】本発明の好ましい他の実施例によれば、上
記接続手段は第１の電源端子と内部回路の電源ラインと
の間に接続された付加トランジスタを有しており、この
付加トランジスタは第１の電源端子の電圧が第２の電源
端子の電圧よりも大きいときは導通状態となり、小さい
ときは遮断状態となるように制御される。この構成によ
れば、メイン電源も第１の電源端子に直接接続すること
ができ、外付部品点数はさらに少なくなり、またメイン
電源電圧の電圧降下も小さくできる。
記接続手段は第１の電源端子と内部回路の電源ラインと
の間に接続された付加トランジスタを有しており、この
付加トランジスタは第１の電源端子の電圧が第２の電源
端子の電圧よりも大きいときは導通状態となり、小さい
ときは遮断状態となるように制御される。この構成によ
れば、メイン電源も第１の電源端子に直接接続すること
ができ、外付部品点数はさらに少なくなり、またメイン
電源電圧の電圧降下も小さくできる。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【００１２】図１は、本発明の一実施例による集積回路
装置１５の回路構成図である。本集積回路装置１５は第
１電源端子としての主電源端子１１０，第２電源端子と
してのバックアップ電源端子１１１，基準電源端子とし
ての接地端子１１２、そして外部へおよび外部からデー
タや制御信号を出力するおよび受ける入出力端子１９を
有している。主電源端子１１０には通常動作電圧Ｖｃｃ
を発生する主電源１１がダイオード１３および電源スイ
ッチ１４を介して接続され、バックアップ電源端子１１
１にはバックアップ電圧ＶＢＵＰ を発生するバックア
ップ電源１２が直接接続されている接地端子１１２は接
地（ＧＮＤ）されている。集積回路１５は、内部回路と
して、データ処理回路１６，主電源遮断時にも保持すべ
きデータを格納するデータ保持ユニット（ＲＡＭ）１７
およびＡＮＤゲート１１３を有し、これらは電源ライン
１２０と接地ライン１２１との間に印加される電圧で活
性化される。接地ライン１２１は端子１１２に接続され
ている。データ処理回路１６は入出力端子１９を介して
供給されたデータを処理しその結果をユニット１７に格
納したり端子１９を介して外部に出力する。さらには、
ユニット１７からデータを読み出し加工して外部に出力
する。データ処理回路１６と保持ユニット１７との間の
データのやり取りはバス１８を介して行なわれるが、ユ
ニット１７はそのチップイネーブル端子ＣＥへのアクセ
ス信号１１５がアクティブハイレベルのときだけバス１
８を介するデータのやり取りを受け付ける。アクセス信
号１１５はＡＮＤゲート１１３によりデータ処理回路１
６からのアクセス要求信号１１７とアクセス許可信号１
１４にもとづき制御される。ＡＮＤゲート１１３の機能
については後でより詳細に説明する。
装置１５の回路構成図である。本集積回路装置１５は第
１電源端子としての主電源端子１１０，第２電源端子と
してのバックアップ電源端子１１１，基準電源端子とし
ての接地端子１１２、そして外部へおよび外部からデー
タや制御信号を出力するおよび受ける入出力端子１９を
有している。主電源端子１１０には通常動作電圧Ｖｃｃ
を発生する主電源１１がダイオード１３および電源スイ
ッチ１４を介して接続され、バックアップ電源端子１１
１にはバックアップ電圧ＶＢＵＰ を発生するバックア
ップ電源１２が直接接続されている接地端子１１２は接
地（ＧＮＤ）されている。集積回路１５は、内部回路と
して、データ処理回路１６，主電源遮断時にも保持すべ
きデータを格納するデータ保持ユニット（ＲＡＭ）１７
およびＡＮＤゲート１１３を有し、これらは電源ライン
１２０と接地ライン１２１との間に印加される電圧で活
性化される。接地ライン１２１は端子１１２に接続され
ている。データ処理回路１６は入出力端子１９を介して
供給されたデータを処理しその結果をユニット１７に格
納したり端子１９を介して外部に出力する。さらには、
ユニット１７からデータを読み出し加工して外部に出力
する。データ処理回路１６と保持ユニット１７との間の
データのやり取りはバス１８を介して行なわれるが、ユ
ニット１７はそのチップイネーブル端子ＣＥへのアクセ
ス信号１１５がアクティブハイレベルのときだけバス１
８を介するデータのやり取りを受け付ける。アクセス信
号１１５はＡＮＤゲート１１３によりデータ処理回路１
６からのアクセス要求信号１１７とアクセス許可信号１
１４にもとづき制御される。ＡＮＤゲート１１３の機能
については後でより詳細に説明する。
【００１３】本集積回路１５はさらに本発明に従って電
源検出／供給制御回路１０１を有する。この回路１０１
は電源端子１１０−１１２に接続されて内部回路の電源
ライン１２０に印加すべき電源電圧を制御し、さらには
前述したアクセス許可信号１１４を出力する。
源検出／供給制御回路１０１を有する。この回路１０１
は電源端子１１０−１１２に接続されて内部回路の電源
ライン１２０に印加すべき電源電圧を制御し、さらには
前述したアクセス許可信号１１４を出力する。
【００１４】図２を参照すると、電源検出／供給制御回
路１０１は４つのＰチャンネル型ＭＯＳトランジスタ２
１，２２，２３，２１２、３つの抵抗２４−２６、ダイ
オード２７、二つの比較器２８，２９、ＡＮＤゲート２
１１、およびインバータ２１０を有する。本実施例では
、内部回路の電源ライン１２０は主電源端子１１０に配
線により接続されている。トランジスタ２１−２３のゲ
ートは共通接続され、それらのソースは端子１１０に接
続されている。トランジスタ２１のドレインと接地端子
１１２との間には、抵抗２４，２６が直列に接続され、
トランジスタ２２のドレインには抵抗２５の一端が接続
され、抵抗２５の他端はカソードを接地端子１１１に接
続したダイオード２７のアノードに接続され、トランジ
スタ２３のドレインは電圧比較器２８の高電位電源端子
に接続されている。電圧比較器２８の正入力と負入力は
、それぞれ抵抗２４，２６の接続点とダイオード２７の
アノードとに接続され、電圧比較器２９の負入力はバッ
クアップ電源端子１１１に接続され、正入力は主電源端
子１１０に接続され、その出力はトランジスタ２１，２
２，２３の共通接続ゲートにインバータ２１０を通して
接続されるとともに、ＡＮＤゲート２１１の一方の入力
に接続され、ソース・ドレイン通路が主電源端子１１０
とバックアップ電源端子１１１との間に接続されたスイ
ッチ手段としてのトランジスタ２１２のゲートに接続さ
れている。トランジスタ２１２のソース，ドレインは端
子１１１，１１０に接続されている。ＡＮＤゲート２１
１のもう一方の入力には電圧比較器２８の出力が接続さ
れている。比較器２９，インバータ２１０およびＡＮＤ
ゲート２１１とは動作電源を得るため主電源端子１１０
と接地端子１１２との間に接続されている。
路１０１は４つのＰチャンネル型ＭＯＳトランジスタ２
１，２２，２３，２１２、３つの抵抗２４−２６、ダイ
オード２７、二つの比較器２８，２９、ＡＮＤゲート２
１１、およびインバータ２１０を有する。本実施例では
、内部回路の電源ライン１２０は主電源端子１１０に配
線により接続されている。トランジスタ２１−２３のゲ
ートは共通接続され、それらのソースは端子１１０に接
続されている。トランジスタ２１のドレインと接地端子
１１２との間には、抵抗２４，２６が直列に接続され、
トランジスタ２２のドレインには抵抗２５の一端が接続
され、抵抗２５の他端はカソードを接地端子１１１に接
続したダイオード２７のアノードに接続され、トランジ
スタ２３のドレインは電圧比較器２８の高電位電源端子
に接続されている。電圧比較器２８の正入力と負入力は
、それぞれ抵抗２４，２６の接続点とダイオード２７の
アノードとに接続され、電圧比較器２９の負入力はバッ
クアップ電源端子１１１に接続され、正入力は主電源端
子１１０に接続され、その出力はトランジスタ２１，２
２，２３の共通接続ゲートにインバータ２１０を通して
接続されるとともに、ＡＮＤゲート２１１の一方の入力
に接続され、ソース・ドレイン通路が主電源端子１１０
とバックアップ電源端子１１１との間に接続されたスイ
ッチ手段としてのトランジスタ２１２のゲートに接続さ
れている。トランジスタ２１２のソース，ドレインは端
子１１１，１１０に接続されている。ＡＮＤゲート２１
１のもう一方の入力には電圧比較器２８の出力が接続さ
れている。比較器２９，インバータ２１０およびＡＮＤ
ゲート２１１とは動作電源を得るため主電源端子１１０
と接地端子１１２との間に接続されている。
【００１５】次に、集積回路装置１５の動作を説明する
。なお、主電源１１からの電源電圧Ｖｃｃがバックアッ
プ電源１２からの電圧ＶＢＵＰ よりも高いことは明ら
かである。
。なお、主電源１１からの電源電圧Ｖｃｃがバックアッ
プ電源１２からの電圧ＶＢＵＰ よりも高いことは明ら
かである。
【００１６】本ＩＣ１５を動作させるために電源スイッ
チ１４が投入されると、主電源１１からの電源電圧Ｖｃ
ｃは電源端子１１０に供給され、さらに電源ライン１２
０を介して内部回路に供給される。この結果、内部回路
は所定の回路動作を実行する。このとき、比較器２９の
出力はハイレベル（Ｖｃｃレベル）であるためトランジ
スタ２１２はカットオフ状態であり、バックアップ電源
１２は電源ライン１２０から切り離される。
チ１４が投入されると、主電源１１からの電源電圧Ｖｃ
ｃは電源端子１１０に供給され、さらに電源ライン１２
０を介して内部回路に供給される。この結果、内部回路
は所定の回路動作を実行する。このとき、比較器２９の
出力はハイレベル（Ｖｃｃレベル）であるためトランジ
スタ２１２はカットオフ状態であり、バックアップ電源
１２は電源ライン１２０から切り離される。
【００１７】一方、電源スイッチ１４が切られ主電源が
遮断されると、主電源端子１１０の電圧はＶｃｃレベル
から低下してゆく。比較器２９の出力電圧もそれに比し
て低下するが、トランジスタ２１２のゲートとソースが
同電位であるためトランジスタ２１２はオフのままであ
る。端子１１０の電圧がバックアップ電圧ＶＢＵＰ に
等しくなると比較器２９の出力はロウレベル（接地電位
）となる。したがって、トランジスタ２１２はそのバッ
クアップ電源端子１１１側の電極がソースとなるため導
通状態となる。かくして、バックアップ電圧ＶＢＵＰ
がトランジスタ２１２を介して内部回路の電源ライン１
２０に供給されることになり、データ保持ユニット１７
にストアされているデータは破壊されることなく保持さ
れる。トランジスタ２１２の導通時のソース・ドレイン
間電圧降下により比較器２９もロウレベルを出力し続け
る。電源スイッチ１４が再投入されると、トランジスタ
２１２はオフとなりＶｃｃがライン１２０に供給される
。
遮断されると、主電源端子１１０の電圧はＶｃｃレベル
から低下してゆく。比較器２９の出力電圧もそれに比し
て低下するが、トランジスタ２１２のゲートとソースが
同電位であるためトランジスタ２１２はオフのままであ
る。端子１１０の電圧がバックアップ電圧ＶＢＵＰ に
等しくなると比較器２９の出力はロウレベル（接地電位
）となる。したがって、トランジスタ２１２はそのバッ
クアップ電源端子１１１側の電極がソースとなるため導
通状態となる。かくして、バックアップ電圧ＶＢＵＰ
がトランジスタ２１２を介して内部回路の電源ライン１
２０に供給されることになり、データ保持ユニット１７
にストアされているデータは破壊されることなく保持さ
れる。トランジスタ２１２の導通時のソース・ドレイン
間電圧降下により比較器２９もロウレベルを出力し続け
る。電源スイッチ１４が再投入されると、トランジスタ
２１２はオフとなりＶｃｃがライン１２０に供給される
。
【００１８】このように、バックアップ電圧１２をＩＣ
１５に接続するためのダイオードが不要となり、しかも
、トランジスタ２１２の導通時のソース・ドレイン間電
圧はダイオードの順方向電圧に比してかなり小さいので
、バックアップできる時間をのばすことができる。
１５に接続するためのダイオードが不要となり、しかも
、トランジスタ２１２の導通時のソース・ドレイン間電
圧はダイオードの順方向電圧に比してかなり小さいので
、バックアップできる時間をのばすことができる。
【００１９】上記により本ＩＣ１５はバックアップ時に
電源ライン１２０にバックアップ電圧ＶＢＵＰ が供給
されて保持ユニット１７はデータを保持するわけである
が、このとき内部回路のデータ処理回路１６も電圧が供
給されている。このため、入出力端子１９に外部の他の
装置から信号が供給されたノイズが供給されると、同回
路１６はそれらに応答して保持ユニット１７に対しアク
セス要求を発生する場合があり得る。これは保持ユニッ
ト１７のストアデータが変更されることを意味し、主電
源切断時の内部状態をバックアップにより保持するとい
う本来の目的が失われる場合があり得る。
電源ライン１２０にバックアップ電圧ＶＢＵＰ が供給
されて保持ユニット１７はデータを保持するわけである
が、このとき内部回路のデータ処理回路１６も電圧が供
給されている。このため、入出力端子１９に外部の他の
装置から信号が供給されたノイズが供給されると、同回
路１６はそれらに応答して保持ユニット１７に対しアク
セス要求を発生する場合があり得る。これは保持ユニッ
ト１７のストアデータが変更されることを意味し、主電
源切断時の内部状態をバックアップにより保持するとい
う本来の目的が失われる場合があり得る。
【００２０】これを防止するのが、ＡＮＤゲート１１３
であり電源検出／供給制御回路１０１からのアクセス許
可信号１１４である。すなわち、バックアップ状態とな
ると、比較器２９はロウレベルを出力するので、ＡＮＤ
ゲート２１１はロウレベルのアクセス許可信号１１４を
出力する。したがって、ＡＮＤゲート１１３はデータ処
理回路１６からのアクセス要求信号１１７にかかわらず
データ保持ユニット１７へのアクセス信号１１５をロウ
レベルに保ち、ユニット１７がバス１８を介してデータ
をやり取りすることを禁止している。しかして、バック
アップ時のデータ保持ユニット１７への不所望なアクセ
スが防止される。
であり電源検出／供給制御回路１０１からのアクセス許
可信号１１４である。すなわち、バックアップ状態とな
ると、比較器２９はロウレベルを出力するので、ＡＮＤ
ゲート２１１はロウレベルのアクセス許可信号１１４を
出力する。したがって、ＡＮＤゲート１１３はデータ処
理回路１６からのアクセス要求信号１１７にかかわらず
データ保持ユニット１７へのアクセス信号１１５をロウ
レベルに保ち、ユニット１７がバス１８を介してデータ
をやり取りすることを禁止している。しかして、バック
アップ時のデータ保持ユニット１７への不所望なアクセ
スが防止される。
【００２１】電源スイッチ１４が投入されて主電源電圧
Ｖｃｃが投入されるとＩＣ１５は通常動作状態となるが
、このとき主電源電圧Ｖｃｃがしばしばその規定値から
低下することがある。電圧不足の状態でデータ処理装置
１６が動作すると誤ったデータを保持ユニット１７にス
トアする場合がある。したがって、そのような場合にも
ユニット１７に対するアクセスを禁止する方が望ましい
。
Ｖｃｃが投入されるとＩＣ１５は通常動作状態となるが
、このとき主電源電圧Ｖｃｃがしばしばその規定値から
低下することがある。電圧不足の状態でデータ処理装置
１６が動作すると誤ったデータを保持ユニット１７にス
トアする場合がある。したがって、そのような場合にも
ユニット１７に対するアクセスを禁止する方が望ましい
。
【００２２】この目的のために、比較器２８が設けられ
ているのである。すなわち、比較器２８の反転入力（−
）にはダイオード２７の電圧が供給され、同電圧は電源
端子１１０の変化にかかわらず安定化されている。 一方、比較器２８の非反転入力（＋）には抵抗２４，２
６による抵抗分圧電圧が与えられており、同電圧は端子
１０の変動に応じて変化する。したがって、電源端子１
１０での電源電圧の低下により比較器２８の非反転入力
の電圧がこの反転入力の電圧に等しいか低くなると、比
較器２８はロウレベルを出力する。この結果、ＡＮＤゲ
ート２１１はロウレベルのアクセス許可信号１１４を出
力しデータ保持ユニット１７へのアクセスを禁止する。 前述のようにＡＮＤゲート２１１は比較器２９の出力に
よってもアクセス許可信号１１４を制御するので、端子
１１０の電圧がその規定値とバックアップ電圧ＶＢＵＰ
との間の電圧に低下したときに比較器２８がロウレベ
ルの出力を発生するように、抵抗２６，２７の抵抗値が
設定される。本実施例では、主電源端子１１０での５Ｖ
の規定値および３Ｖのバックアップ電圧ＶＢＵＰ に対
し、端子１１０の電圧が４Ｖまで低下すると比較器２８
はロウレベルを出力する。
ているのである。すなわち、比較器２８の反転入力（−
）にはダイオード２７の電圧が供給され、同電圧は電源
端子１１０の変化にかかわらず安定化されている。 一方、比較器２８の非反転入力（＋）には抵抗２４，２
６による抵抗分圧電圧が与えられており、同電圧は端子
１０の変動に応じて変化する。したがって、電源端子１
１０での電源電圧の低下により比較器２８の非反転入力
の電圧がこの反転入力の電圧に等しいか低くなると、比
較器２８はロウレベルを出力する。この結果、ＡＮＤゲ
ート２１１はロウレベルのアクセス許可信号１１４を出
力しデータ保持ユニット１７へのアクセスを禁止する。 前述のようにＡＮＤゲート２１１は比較器２９の出力に
よってもアクセス許可信号１１４を制御するので、端子
１１０の電圧がその規定値とバックアップ電圧ＶＢＵＰ
との間の電圧に低下したときに比較器２８がロウレベ
ルの出力を発生するように、抵抗２６，２７の抵抗値が
設定される。本実施例では、主電源端子１１０での５Ｖ
の規定値および３Ｖのバックアップ電圧ＶＢＵＰ に対
し、端子１１０の電圧が４Ｖまで低下すると比較器２８
はロウレベルを出力する。
【００２３】このように比較器２８，抵抗２４−２６お
よびダイオード２７は主電源電圧低下監視回路を構成し
ているが、この回路はバックアップ時には動作させる必
要がない。そこで、バックアップ時には、インバータ２
１０によって比較器２９のロウレベル出力をハイレベル
に反転し、トランジスタ２１−２３をオフ状態としてい
る。かくして、上記監視回路での電力消費を無くし、バ
ックアップ時の無駄な電力消費を防止している。かかる
無駄な電力消費防止は、Ｐチャンネル型トランジスタ２
１−２３の代わりにＮチャンネルトランジスタを用いこ
れらを接地ライン側に設けてそれらのゲートに比較器２
９の出力を供給することにより同様に実現される。
よびダイオード２７は主電源電圧低下監視回路を構成し
ているが、この回路はバックアップ時には動作させる必
要がない。そこで、バックアップ時には、インバータ２
１０によって比較器２９のロウレベル出力をハイレベル
に反転し、トランジスタ２１−２３をオフ状態としてい
る。かくして、上記監視回路での電力消費を無くし、バ
ックアップ時の無駄な電力消費を防止している。かかる
無駄な電力消費防止は、Ｐチャンネル型トランジスタ２
１−２３の代わりにＮチャンネルトランジスタを用いこ
れらを接地ライン側に設けてそれらのゲートに比較器２
９の出力を供給することにより同様に実現される。
【００２４】図３に本発明の他の実施例によるＩＣ３５
を示す。図１と同一機能部は同じ番号で示してその説明
を省略する。本実施例では、データ処理回路１６の電源
ライン１６１とデータ保持ユニット１７およびＡＮＤゲ
ート１１３の電源ライン１７１とが独立して設けられて
いる。すなわち、データ処理回路１６はバックアップ時
にはその回路動作機能を要求されないので、同回路１６
に電源電圧を与える必要がない。むしろ与えないように
する方がバックアップ電源１２の電力消費をより少なく
抑えることができる。本実施例はこの点に着目したもの
である。この電源ライン１６１，１７１は本実施例によ
る電源検出／供給制御回路３０１に接続されている。ま
た、本実施例では後述の説明から明らかになるが図１の
ダイオード１３も不要としている。
を示す。図１と同一機能部は同じ番号で示してその説明
を省略する。本実施例では、データ処理回路１６の電源
ライン１６１とデータ保持ユニット１７およびＡＮＤゲ
ート１１３の電源ライン１７１とが独立して設けられて
いる。すなわち、データ処理回路１６はバックアップ時
にはその回路動作機能を要求されないので、同回路１６
に電源電圧を与える必要がない。むしろ与えないように
する方がバックアップ電源１２の電力消費をより少なく
抑えることができる。本実施例はこの点に着目したもの
である。この電源ライン１６１，１７１は本実施例によ
る電源検出／供給制御回路３０１に接続されている。ま
た、本実施例では後述の説明から明らかになるが図１の
ダイオード１３も不要としている。
【００２５】図４を参照すると、データ処理回路１６の
電源ライン１６１は主電源端子１１０に接続されている
が、データ保持ユニット１７の電源ライン１７１はＰチ
ャンネルＭＯＳトランジスタ４１を介して主電源端子１
１０に接続されている。また、トランジスタ２１２のバ
ックアップ電源端子１１１とは反対側電極は図３と異な
り電源ライン１７１に接続されている。トランジスタ４
１のゲートには比較器２９のインバータ４１０による反
転出力が供給される。まず、図４の構成では図３のトラ
ンジスタ２１−２３が削除され、ダイオード２７による
基準比較電圧の安定性をより高めるために図３の抵抗２
５の代わりに定電流源４５が設けられている。
電源ライン１６１は主電源端子１１０に接続されている
が、データ保持ユニット１７の電源ライン１７１はＰチ
ャンネルＭＯＳトランジスタ４１を介して主電源端子１
１０に接続されている。また、トランジスタ２１２のバ
ックアップ電源端子１１１とは反対側電極は図３と異な
り電源ライン１７１に接続されている。トランジスタ４
１のゲートには比較器２９のインバータ４１０による反
転出力が供給される。まず、図４の構成では図３のトラ
ンジスタ２１−２３が削除され、ダイオード２７による
基準比較電圧の安定性をより高めるために図３の抵抗２
５の代わりに定電流源４５が設けられている。
【００２６】電源スイッチ１４の投入による通常動作時
は比較器２９はハイレベルを出力するので、トランジス
タ４１，２１２はそれぞれオン，オフとなる。したがっ
て、両電源ライン１６１，１７１に主電源電圧Ｖｃｃが
供給され、所定の回路動作が実行される。このとき、前
述したように、端子１０の電源電圧は比較器２８、抵抗
２４，２６、ダイオード２７および定電流源２６により
監視されており、同電圧が所定値まで低下すると比較器
２８はロウレベルを出力し、ＡＮＤゲート２１１，１１
３を介してデータ保持ユニット１７がアクセスされるこ
とを禁止する。
は比較器２９はハイレベルを出力するので、トランジス
タ４１，２１２はそれぞれオン，オフとなる。したがっ
て、両電源ライン１６１，１７１に主電源電圧Ｖｃｃが
供給され、所定の回路動作が実行される。このとき、前
述したように、端子１０の電源電圧は比較器２８、抵抗
２４，２６、ダイオード２７および定電流源２６により
監視されており、同電圧が所定値まで低下すると比較器
２８はロウレベルを出力し、ＡＮＤゲート２１１，１１
３を介してデータ保持ユニット１７がアクセスされるこ
とを禁止する。
【００２７】一方、電源スイッチ１４が切られると、比
較器２９はロウレベルを出力し、その結果、トランジス
タ４１，２１２はそれぞれオフ，オンとなる。これによ
って電源ライン１７１にはバックアップ電圧ＶＢＵＰ
が供給され、データ保持ユニット１７はストアデータを
保持する。ＡＮＤゲート２１１，１１３によりユニット
１７への不所望なアクセスは禁止される。一方、トラン
ジスタ４１がオフとなることで、バックアップ電源１２
からデータ処理回路１６へ電流は流れず無駄な電力消費
がさらに防止される。主電源端子１１０から流出する電
流もないのでダイオード１３が不要となる。勿論、２４
−２８，４５による主電圧監視回路も無駄な電力を消費
しない。
較器２９はロウレベルを出力し、その結果、トランジス
タ４１，２１２はそれぞれオフ，オンとなる。これによ
って電源ライン１７１にはバックアップ電圧ＶＢＵＰ
が供給され、データ保持ユニット１７はストアデータを
保持する。ＡＮＤゲート２１１，１１３によりユニット
１７への不所望なアクセスは禁止される。一方、トラン
ジスタ４１がオフとなることで、バックアップ電源１２
からデータ処理回路１６へ電流は流れず無駄な電力消費
がさらに防止される。主電源端子１１０から流出する電
流もないのでダイオード１３が不要となる。勿論、２４
−２８，４５による主電圧監視回路も無駄な電力を消費
しない。
【００２８】このように、本実施例によれば、主電源側
のダイオード１３（図１）も不要とし、かつバックアッ
プ時の電力消費が非常に小さくなって電源１２の寿命を
延ばすことができる。
のダイオード１３（図１）も不要とし、かつバックアッ
プ時の電力消費が非常に小さくなって電源１２の寿命を
延ばすことができる。
【００２９】上述の各実施例において、ＡＮＤゲート２
１１は比較器２８，２９の出力がいずれか一方でもロウ
レベルとなるとアクセス許可信号をロウレベルにしてア
クセスを禁止しているから、その機能的にはＯＲであり
、したがって、比較器２８，２９の出力レベルを反転す
ることによりＯＲゲートに代えることができる。また、
この機能により、データ保持ユニット１７はその電源ラ
イン１２０，１７１にバックアップ電圧ＶＢＵＰ が供
給される前にアクセス禁止状態となるから、主電源切断
時の内部状態保持特性が確実に得られる。
１１は比較器２８，２９の出力がいずれか一方でもロウ
レベルとなるとアクセス許可信号をロウレベルにしてア
クセスを禁止しているから、その機能的にはＯＲであり
、したがって、比較器２８，２９の出力レベルを反転す
ることによりＯＲゲートに代えることができる。また、
この機能により、データ保持ユニット１７はその電源ラ
イン１２０，１７１にバックアップ電圧ＶＢＵＰ が供
給される前にアクセス禁止状態となるから、主電源切断
時の内部状態保持特性が確実に得られる。
【００３０】
【発明の効果】以上のとおり本発明によれば、外付部品
を少なくして電源遮断時の内部状態のバックアップが可
能となり、しかも要求されるバックアップ電圧を低める
こともでき、さらには内部状態の保持も確実なものとす
ることができる。
を少なくして電源遮断時の内部状態のバックアップが可
能となり、しかも要求されるバックアップ電圧を低める
こともでき、さらには内部状態の保持も確実なものとす
ることができる。
【図１】本発明の一実施例を示すＩＣの内部ブロックと
電源の接続関係を示す図である。
電源の接続関係を示す図である。
【図２】図１の電源検出／供給制御回路の回路図である
。
。
【図３】本発明の他の実施例を示すＩＣの内部ブロック
と電源の接続関係を示す図である。
と電源の接続関係を示す図である。
【図４】図３の電源検出／供給制御回路の回路図である
。
。
【図５】従来例によるＩＣと電源の接続関係を示す図で
ある。
ある。
Claims (5)
- 【請求項１】 主電源電圧が印加される第１の電源端
子と、バックアップ電圧が印加される第２の電源端子と
、少くとも前記第１の電源端子の電圧が前記バックアッ
プ電圧よりも大きいときは前記第１の電源端子を内部回
路の電源ラインに接続する手段と、前記第２の電源端子
と前記内部回路の前記電源ラインとの間に接続されたト
ランジスタと、前記第１の電源端子の電圧と前記第２の
電源端子の電圧とを比較し前者が後者よりも大きいとき
は前記トランジスタを遮断状態にし前者が後者よりも小
さいときは前記トランジスタを導通させる比較手段とを
有することを特徴とする集積回路装置。 - 【請求項２】 主電源電圧が印加される第１の電源端
子と、バックアップ電圧が印加される第２の電源端子と
、前記第１の電源端子を内部回路に接続する電源ライン
と、前記第２の電源端子と前記電源ラインとの間に接続
されたトランジスタと、前記第１の電源端子の電圧と前
記第２の電源端子の電圧とを比較し前記第１の電源端子
の電圧が前記第２の電源端子の電圧よりも大きいときは
前記トランジスタを遮断状態にし前記第１の電源端子の
電圧が前記第２の電源端子の電圧より小さいときは前記
トランジスタを導通させる比較手段とを有することを特
徴とする集積回路装置。 - 【請求項３】 主電源電圧が印加される第１の電源端
子と、バックアップ電圧が印加される第２の電源端子と
、前記第１の電源端子と内部回路の電源ラインとの間に
接続された第１のスイッチ手段と、前記第２の電源端子
と前記内部回路の前記電源ラインとの間に接続された第
２のスイッチ手段と、前記第１の電源端子の電圧と前記
第２の電源端子の電圧とを比較し前者が後者よりも大き
いときは前記第１のスイッチ手段を導通させるとともに
前記第２のスイッチ手段を遮断状態とし、前者が後者よ
りも小さいときは前記第１のスイッチ手段を遮断状態と
するとともに前記第２のスイッチ手段を導通させる比較
手段とを有することを特徴とする集積回路装置。 - 【請求項４】 主電源電圧が与えられる第１の電源端
子と、バックアップ電圧が与えらえる第２の電源端子と
、前記第１の電源端子を第１の内部回路に接続する第１
電源ラインと、第２の内部回路のための第２電源ライン
と、前記第１及び第２の電源端子と前記第２電源ライン
との間にそれぞれ接続された第１及び第２のスイッチ手
段と、前記第１の電源端子の電圧と前記第２の電源端子
の電圧とを比較し前記第１の電源端子の電圧が前記第２
の電源端子の電圧よりも大きいときは前記第１のスイッ
チ手段を導通状態にしかつ前記第２のスイッチ手段を遮
断状態にし前記第１の電源端子の電圧が前記第２の電源
端子の電圧よりも小さいときは前記第１のスイッチ手段
を遮断状態にしかつ前記第２のスイッチ手段を導通状態
にする比較手段とを有することを特徴とする集積回路装
置。 - 【請求項５】 主電源電圧が供給される第１の電源端
子と、バックアップ電圧が供給される第２の電源端子と
、データ保持手段と、少なくとも前記第１の電源端子に
前記バックアップ電圧よりも高い電圧が供給されている
時は前記第１の電源端子を前記データ保持手段の電源ラ
インに接続する手段と、前記第１の電源端子の電圧が前
記第２の電源端子のバックアップ電圧よりも小さいとき
にバックアップ指示信号を発生する手段と、前記バック
アップ指示信号に応答して前記第２の電源端子を前記デ
ータ保持手段の電源ラインに接続するスイッチ手段と、
前記第１の電源端子の電圧を監視し当該電圧が前記主電
源電圧の規定値と前記バックアップ電圧との間の電圧ま
で低下したときに電圧低下検出信号を発生する手段と、
前記電圧低下検出信号および前記バックアップ指示信号
のいずれにも応答して前記データ保持手段へのアクセス
を禁止する手段とを備える半導体集積回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2058190 | 1990-01-30 | ||
| JP2-20581 | 1990-01-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04212785A true JPH04212785A (ja) | 1992-08-04 |
| JP2850544B2 JP2850544B2 (ja) | 1999-01-27 |
Family
ID=12031185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3009592A Expired - Lifetime JP2850544B2 (ja) | 1990-01-30 | 1991-01-30 | 集積回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5307318A (ja) |
| EP (1) | EP0440204B1 (ja) |
| JP (1) | JP2850544B2 (ja) |
| DE (1) | DE69118420T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980082531A (ko) * | 1997-05-07 | 1998-12-05 | 김영환 | 반도체소자의 파워라인 장치 |
| JP5440512B2 (ja) * | 2009-02-09 | 2014-03-12 | 日本電気株式会社 | 電子回路、回路装置、試験システム、電子回路の制御方法 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2937546B2 (ja) * | 1991-05-30 | 1999-08-23 | シャープ株式会社 | 外部電源端子を備える小型電子機器のメモリ保護装置 |
| US5428769A (en) * | 1992-03-31 | 1995-06-27 | The Dow Chemical Company | Process control interface system having triply redundant remote field units |
| US5635774A (en) * | 1993-11-24 | 1997-06-03 | Sgs-Thomson Microelectronics, Inc. | Zero power latchup suppression circuit |
| US5537360A (en) * | 1994-09-16 | 1996-07-16 | Dallas Semiconductor Corporation | Programmable power supply systems and methods providing a write protected memory having multiple interface capability |
| KR0164814B1 (ko) * | 1995-01-23 | 1999-02-01 | 김광호 | 반도체 메모리장치의 전압 구동회로 |
| KR0140124B1 (ko) * | 1995-07-14 | 1998-07-15 | 김광호 | 반도체 메모리 장치의 전원 전압 검출회로 |
| US5574697A (en) * | 1995-08-15 | 1996-11-12 | Micron Technology, Inc. | Memory device with distributed voltage regulation system |
| US6009034A (en) * | 1995-08-15 | 1999-12-28 | Micron Technology, Inc. | Memory device with distributed voltage regulation system |
| US5965902A (en) * | 1995-09-19 | 1999-10-12 | Micron Technology | Method and apparatus for testing of dielectric defects in a packaged semiconductor memory device |
| US5657284A (en) | 1995-09-19 | 1997-08-12 | Micron Technology, Inc. | Apparatus and method for testing for defects between memory cells in packaged semiconductor memory devices |
| US5959926A (en) * | 1996-06-07 | 1999-09-28 | Dallas Semiconductor Corp. | Programmable power supply systems and methods providing a write protected memory having multiple interface capability |
| US5784629A (en) * | 1996-09-24 | 1998-07-21 | Apple Computer, Inc. | System and method for conserving power within a backup battery device |
| US6060789A (en) * | 1997-01-14 | 2000-05-09 | Citizen Watch Co., Ltd. | Power supply switching circuit for portable equipment |
| US5841724A (en) * | 1997-06-12 | 1998-11-24 | Enable Semiconductor, Inc. | Voltage source and memory-voltage switch in a memory chip |
| US5973734A (en) | 1997-07-09 | 1999-10-26 | Flashpoint Technology, Inc. | Method and apparatus for correcting aspect ratio in a camera graphical user interface |
| DE19808525A1 (de) * | 1998-02-27 | 1999-09-02 | Siemens Ag | Integrierte Schaltung |
| US6137192A (en) * | 1998-05-15 | 2000-10-24 | Energenius, Inc. | Embedded backup energy storage unit |
| US6317141B1 (en) | 1998-12-31 | 2001-11-13 | Flashpoint Technology, Inc. | Method and apparatus for editing heterogeneous media objects in a digital imaging device |
| JP2000235434A (ja) * | 1999-02-17 | 2000-08-29 | Toshiba Corp | 電子機器および電源制御方法 |
| GB9930145D0 (en) | 1999-12-22 | 2000-02-09 | Kean Thomas A | Method and apparatus for secure configuration of a field programmable gate array |
| US20070288765A1 (en) * | 1999-12-22 | 2007-12-13 | Kean Thomas A | Method and Apparatus for Secure Configuration of a Field Programmable Gate Array |
| US7240218B2 (en) | 2000-02-08 | 2007-07-03 | Algotronix, Ltd. | Method of using a mask programmed key to securely configure a field programmable gate array |
| US6861769B1 (en) * | 2000-11-16 | 2005-03-01 | White Electronic Designs Corp. | Apparatus and method for protection of an electronic circuit |
| JP2002354707A (ja) * | 2001-05-21 | 2002-12-06 | Mitsubishi Electric Corp | 半導体集積回路 |
| GB0114317D0 (en) * | 2001-06-13 | 2001-08-01 | Kean Thomas A | Method of protecting intellectual property cores on field programmable gate array |
| US6515935B1 (en) * | 2001-10-19 | 2003-02-04 | Hewlett-Packard Company | Method and apparatus for reducing average power in memory arrays by switching a diode in or out of the ground path |
| DE10201958A1 (de) | 2002-01-19 | 2003-07-31 | Bosch Gmbh Robert | Verfahren zur Überwachung der Betriebsbereitschaft mindestens eines einer elektronischen Einheit zugeordneten Speicherelements |
| US7411314B2 (en) * | 2003-08-19 | 2008-08-12 | Dunstan Robert A | Automatic shut off of backup power source in the extended absence of AC power |
| JP4549711B2 (ja) * | 2004-03-29 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 半導体回路装置 |
| US9224145B1 (en) | 2006-08-30 | 2015-12-29 | Qurio Holdings, Inc. | Venue based digital rights using capture device with digital watermarking capability |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5992491A (ja) * | 1982-11-18 | 1984-05-28 | Hitachi Ltd | 半導体メモリ集積回路装置 |
| JPS59117776A (ja) * | 1982-12-24 | 1984-07-07 | Hitachi Micro Comput Eng Ltd | 半導体記憶装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4288865A (en) * | 1980-02-06 | 1981-09-08 | Mostek Corporation | Low-power battery backup circuit for semiconductor memory |
| JPS5764398A (en) * | 1980-10-03 | 1982-04-19 | Olympus Optical Co Ltd | Memory device |
| US4384350A (en) * | 1980-11-03 | 1983-05-17 | Fairchild Camera & Instrument Corp. | MOS Battery backup controller for microcomputer random access memory |
| JPH0695350B2 (ja) * | 1988-08-12 | 1994-11-24 | 三菱電機株式会社 | Ｉｃメモリカード用バッテリ回路 |
-
1991
- 1991-01-30 JP JP3009592A patent/JP2850544B2/ja not_active Expired - Lifetime
- 1991-01-30 DE DE69118420T patent/DE69118420T2/de not_active Expired - Fee Related
- 1991-01-30 US US07/657,768 patent/US5307318A/en not_active Expired - Fee Related
- 1991-01-30 EP EP91101221A patent/EP0440204B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5992491A (ja) * | 1982-11-18 | 1984-05-28 | Hitachi Ltd | 半導体メモリ集積回路装置 |
| JPS59117776A (ja) * | 1982-12-24 | 1984-07-07 | Hitachi Micro Comput Eng Ltd | 半導体記憶装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980082531A (ko) * | 1997-05-07 | 1998-12-05 | 김영환 | 반도체소자의 파워라인 장치 |
| JP5440512B2 (ja) * | 2009-02-09 | 2014-03-12 | 日本電気株式会社 | 電子回路、回路装置、試験システム、電子回路の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2850544B2 (ja) | 1999-01-27 |
| EP0440204A2 (en) | 1991-08-07 |
| EP0440204A3 (en) | 1992-08-12 |
| US5307318A (en) | 1994-04-26 |
| DE69118420D1 (de) | 1996-05-09 |
| EP0440204B1 (en) | 1996-04-03 |
| DE69118420T2 (de) | 1996-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2850544B2 (ja) | 集積回路装置 | |
| KR940010419B1 (ko) | 반도체집적회로 | |
| EP0157905B1 (en) | Semiconductor device | |
| US5189316A (en) | Stepdown voltage generator having active mode and standby mode | |
| US6031778A (en) | Semiconductor integrated circuit | |
| US4384350A (en) | MOS Battery backup controller for microcomputer random access memory | |
| JPH06266452A (ja) | 半導体集積回路 | |
| JPH06103748A (ja) | Ｉｃメモリカードの電源制御回路 | |
| US20020121883A1 (en) | Voltage generator with standby operating mode | |
| EP0613071B1 (en) | Semiconductor integrated circuit device having low power consumption voltage monitoring circuit for built-in step-down voltage generator | |
| KR100391879B1 (ko) | 대기 모드를 갖는 데이타 처리 회로 | |
| US5650741A (en) | Power line connection circuit and power line switch IC for the same | |
| US6798276B2 (en) | Reduced potential generation circuit operable at low power-supply potential | |
| US5138142A (en) | Ic card with improved power supply switching circuitry | |
| US5278798A (en) | Semiconductor memory device | |
| US4937789A (en) | Memory integrated circuit with an improved stand-by mode control circuit | |
| US6614674B2 (en) | Regulator circuit for independent adjustment of pumps in multiple modes of operation | |
| KR100343914B1 (ko) | 반도체 장치 | |
| US4290119A (en) | Memory device protected against undesirable supply voltage level | |
| KR100293012B1 (ko) | 반도체장치및그의입력회로와출력회로 | |
| JPH04212786A (ja) | 半導体集積回路 | |
| US4954993A (en) | Semiconductor integrated circuit having a plurality of circuit blocks respectively supplied with power from different power sources | |
| JPH05314789A (ja) | 冗長アドレス記憶回路 | |
| JP3562524B2 (ja) | Ｉｃカード | |
| US20030053363A1 (en) | Semiconductor integrated circuit |