JPH04213A - ディジタル形母線保護リレー - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、母線に接続される複数の入力盤と、保護演算
を行う主リレー盤とからなるディジタル形母線保護リレ
ーに関する。

（従来の技術） 母線保護リレーは、多数の端子からの電流を入力して保
護区間内に事故があるか否かを判別するものであり、こ
のリレーは、一般に１面の主リレー盤と複数面の入力盤
とから構成されている。電磁形の保護リレーやトランジ
スタ等の電子部品を用いたアナログ形保護リレーにおい
ては、入力盤１面あたり６端子分の入カニニットが収納
されており、この入力盤の面数は保護系統の端子数に応
じて決定されることになる。

最近のマイクロプロセッサを用いたディジタル形保護リ
レーでは、構成部品の小形化により、入力盤には１面あ
たり例えば１２端子分の入カニニットが収納されている
。

通常、母線には変圧器や送電線等の端子が接続されてい
るが、系統構成の変更や新規追加等により、母線保護リ
レーの入力端子数も増減する。この端子数の増減により
ハードウェアの構成上変更される部分は、一般的に入力
盤に収納され、共通のハードウェアは主リレー盤に収納
されることが多い。このような背景により、母線保護リ
レーとしては、端子の増設等によりハードウェアとじて
の入カニニットや入力盤を追加するため、これらの増改
設に容易に対応可能な構成としておく必要がある。

一方、この種のリレーの保護対象である母線は、系統の
規模により構成が異なるが、少なくとも遮断器により分
割された２つのセクションからなっている。

以下、第２図に示すように、第１及び第２母線Ｂ、、Ｂ
２が母線連絡用（Ｂｕｓ−Ｔｉｅ）遮断器ＣＢによって
接続された構成を前提として、説明を続ける。このよう
な構成の母線に変圧器や送電線等を接続するには、第３
図に示すように、両母線Ｂ□、Ｂ２から断路器ＬＳ□ユ
、ＬＳ２□及びＬＳＩ２゜ＬＳ、□を介して各々を接続
する。これらの断路器ＬＳ１□、ＬＳ２．またはＬＳ□
２．ＬＳ２□は、通常の運用状態では直列接続された２
つのうち何れか一方が接続（短絡）状態で他方が非接続
（開放）状態となっている。

例えば、断路器ＬＳＩ□、ＬＳ、□について言えば、Ｌ
Ｓよ、が短絡、ＬＳ２□が開放状態で変圧器が第１母線
Ｂ工に接続されているとして、この母線Ｂ、に系統事故
が発生したり保守の必要性から母線Ｂ□の運用を停止す
る場合には、一方の断路器ＬＳ２□を短絡し、他方のＬ
Ｓ１□を開放して変圧器を第２母線Ｂ２側に接続替えし
ている。

このような母線の保護リレーは、第１母線Ｂ工を保護す
る第１母線分割用保護リレー、第２母線Ｂ２を保護する
第２母線分割用保護リレー、第１及び第２母線Ｂ１．Ｂ
２を含めた一括母線保護リレーから構成されている。そ
して、保護リレーの種類としては、保護範囲のすべての
端子の電流を加えて保護範囲内部に事故があるか否かを
判定する、いわゆる差動リレーとなっている。

この分割用差動リレーの電流入力は、第４図に示すよう
に遮断器ＣＢ１と送電線（または変圧器）との間に設置
された変流器ＣＴから取り込まれており、その入力を第
１母線分割用保護リレーまたは第２母線分割用保護リレ
ーの何れに入力するかは断路器ＬＳ１（ＬＳ□０．ＬＳ
、、）、ＬＳＩ（ＬＳえよ。

ＬＳ２□）の開閉状態によって決まることになる。

従来のアナログ形保護リレーでは、変流器ＣＴの出力側
に断路器ＬＳよ、ＬＳ２の補助接点を直列接続して切替
えていたが、ディジタル形保護リレーでは、ハードウェ
アの信頼性向上、コストダウン等を目的として、断路器
ＬＳ１．ＬＳ２の接点はディジタル信号入力部ＤＩを経
由して取り込むこととし、ソフトウェアによってこの入
力を切替えて使用している。

以上説明したようなディジタル形保護リレーにおいては
、具体的には以下のような構成とする必要がある。

すなわち、第５図に示すように、端子電流は系統に直接
接続された主変流器ＭＣＴの２次側から断面積５．５ｓ
ｑ（５，５ｍ”）程度の電線を用いて入力盤の外線端子
台に取り込まれ、入力盤の盤内で断面積２ｓｑ（２１ｍ
２）以上の太さの電線により試験用端子ＴＴを経由して
補助変流器ＡＣＴのユニットに取り込まれる。この補助
変流器ＡＣＴは、保護リレー盤内機器と盤外機器とを高
耐圧で絶縁すると共に、電気的ノイズの除去やＶＡ単位
の信号レベルを内部機器の弱電信号レベルに変換する役
目を持っている。

そして、補助変流器ＡＣＴの２次側の弱電信号は主リレ
ー盤に伝送される。ここで、アナログ形の母線保護リレ
ーでは、前述の断路器の補助接点を経由して電気的な合
成回路により合成した後に主リレー盤に伝送される（な
お、その具体的な方法は本発明とは直接関係するもので
はないため、詳述を省略する）６一方、ディジタル形保
護リレーでは各端子電流をソフトウェアにより合成する
ため、各端子電流をすべて取り込む必要があり。

通常、補助変流器ＡＣＴの２次側の信号はシールドケー
ブルを用いたコネクタにより伝送されるようになってい
る。

また、第５図に示す如く、例えば断路器ＬＳｉ□。

ＬＳ、、の接点は必要によりホトカプラＰＣにて絶縁し
、かつ接点増幅（接点１個で複数接点を持った補助リレ
ーを駆動し、接点数を増加させること）を行って電気信
号に変換した後、主リレー盤に接続する。この断路器の
接点は、信頼性を確保するため、第５図に示すようにａ
接点とｂ接点とを組合せたものが１組として供給される
。

一方、遮断器をトリップさせる出力回路は、ハードウェ
アが回路規模の点から余り大きくならないこと、及び、
保守の点から一括して集中的に設置するのが好ましいこ
と等の理由により、主リレー盤に収納されている。

このように、出力回路を除いて、端子数の増減によって
構成が変化するハードウェアは、端子毎に独立して増減
に対応可能な構成であることが望ましい。ここで、第５
図におけるＨＷは入力の１端子分に固有のハードウェア
であり、この大きさの大部分は第５図のＡ部分により占
められており、アナログフィルタＡＦ及びディジタル信
号入力部ＤＩ以後の回路は電子回路により構成されてい
て通常は比較的小さいものである。このため、一般には
補助変流器ＡＣＴとアナログフィルタＡＦとの間で入力
盤と主リレー盤とを分離し、両者の電気的接続を行って
いる。

なお、第５図において、ＳＨはサンプルホールド回路、
ＭＰＸはマルチプレクサ、Ａ／ＤはＡ／Ｄ変換器、ＢＵ
Ｓはシステムバス、ＭＰＵはマイクロプロセッサ、Ｉ／
Ｆは伝送インターフェースをそれぞれ示している。

（発明が解決しようとする課題） 第５図に示した従来のディジタル形母線保護リレーには
、以下のような欠点がある。

（１）弱電線を配電盤において接続するため、電気的ノ
イズ対策を十分に行う必要がある。

（２）入力端子の増設時に、主リレー盤内のアナログフ
ィルタＡＦやディジタル信号久方部ＤＩを増設する必要
があり、主リレー盤の汎用性に乏しい。

（３）交流入力や断路器状態信号等を伝送するために配
電ＩＩ（入力盤、主リレー盤）間を接続するケーブル本
数が多くなり、コスト高、煩雑化を招くと共に、ノイズ
対策も一層複雑になる。

（４）電気信号のレベルや位相の調整は電子回路である
アナログフィルタＡＦにより行うが、入力盤から交流信
号を入力してアナログフィルタＡＦが設けられている主
リレー盤側で調整するため、調整作業が両盤にまたがっ
て煩雑である。

また１以上のような種々の欠点は、入力盤と主リレー盤
とが離れて設置される場合に一層顕在化することとなる
。

本発明は上記問題点を解決するためになされたもので、
その目的とするところは、電気的ノイズに強く、入力端
子増設に伴うハードウェアの追加。

変更の大部分を入力盤内で実現可能とし、配電盤間のケ
ーブル本数の増加を防ぐと共に、調整作業の容易化を可
能にしたディジタル形母線保護リレーを提供することに
ある。

（課題を解決するための手段） 上記目的を達成するため１本発明は、保護するべき母線
に主変流器を介して接続された複数の入力盤と、これら
の入力盤から伝送されるディジタルデータに基づき保護
演算を行う主リレー盤とを備え、前記入力盤は、前記母
線側からの入力信号をディジタル信号として演算処理し
、その結果のディジタルデータを前記主リレー盤に伝送
するデータ処理ユニットを備えたものである。

（作用） 本発明によれば、入力盤内に、第５図におけるアナログ
フィルタＡＦ〜マイクロプロセッサＭＰＵ間の機能を持
ち、かつディジタルデータを主リレー盤に伝送するデー
タ処理ユニットを設けたため、入力端子の増改設に伴う
ハードウェアの追加変更処理は、出力回路を除く大部分
を入力盤内で実施することができる。

これにより主リレー盤内のハードウェア構成の追加変更
を不要とし、配電盤間をディジタル伝送することで電気
的ノイズに強い母線保護リレーを実現することができ、
また、試験、調整作業も入力盤側のみで実行可能となる
。

（実施例） 以下、図に沿って本発明の詳細な説明する。

第１図はこの実施例にかかるディジタル形母線保護リレ
ーの概略的な構成を示しており、この保護リレーは、主
リレー盤２００と、これに接続された複数の入力盤１０
１．１０２．・・・とから構成される装る。なお、第１
図では便宜上、一つの入力盤１０１のみを示しである。

まず、母線と入力盤１０１との接続状態を説明すると、
第１及び第２母線Ｂ□、Ｂ２には断路器ＬＳよ。

ＬＳ２が接続されており、両者の接続点には遮断器ＣＢ
を介して送電線や変圧器等（図示せず）が接続されてい
ると共に、主変流器ＭＣＴが接続されている。主変流器
ＭＣＴの２次側は入力盤１０１の入力検出ユニット１０
１Ａ内に取り込まれ、補助変流器ＡＣＴが接続されてい
る。

一方、断路器ＬＳ□、ＬＳ、の状態を示す補助接点ＡＬ
Ｓ１．ＡＬＳ２も入力検出ユニット１ｏｌＡ内に設けら
れており、前記補助変流器ＡＣＴの２次側は入力盤１０
１のデータ処理ユニット１０１Ｂ内のアナログフィルタ
ＡＰに、また補助接点ＡＬＳ□。

ＡＬＳ２は母線Ｂ工、Ｂ２の運用状態を検出するべくデ
ィジタル信号入力部ＤＩにそれぞれ接続されている。

ここで、データ処理ユニット１０１Ｂは、第５図におけ
るアナログフィルタＡＦ〜マイクロプロセッサＭＰＵま
でのデータ処理を実行可能なユニットであり、第１図か
ら明らかな如くアナログフィルタＡＦ、ディジタル信号
人力部ＤＩ、Ａ／Ｄ変換器Ａ／Ｄ、マイクロプロセッサ
ＭＰＵよ及びシステムバスＢＵＳ□を有していると共に
、ディジタルデータを主リレー盤２００に伝送するため
の伝送インターフェースＩ／Ｆ□を備えている。なお、
アナログフィルタＡＦの出力側のサンプルホールド回路
等は便宜上１図示を省略する。

一方、主リレー盤２００は、複数の入力盤の上記伝送イ
ンターフェースＩ／Ｆ１に接続されている複数の伝送イ
ンターフェースＩ／Ｆ２、マイクロプロセッサＭＰＵ、
、システムバスＢｕｓ２及び遮断器のトリップ信号を出
力するディジタル信号出力部ＤＯを備えている。

しかして、この実施例におけるデータ処理ユニット１０
１　Ｂは、以下のような処理を行う。

（１）交流入力からアナログフィルタＡＦにより高調波
成分や直流分を除去し、Ａ／Ｄ変換器Ａ／Ｄによりアナ
ログ／ディジタル変換を行う。

（２）断路器Ｌ　Ｓｌ、Ｌ　Ｂ２の開閉状態すなわち母
線Ｂ１．Ｂ２の運用状態を補助接点ＡＬＳ１．ＡＬＳ２
により接点信号として検出し、また、遮断器ＣＢの状態
を接点信号により検出してディジタル信号入力部ＤＩに
よりディジタル値として格納（記憶）する。

（３）上記（２）の断路器ＬＳよ、ＬＳ２の状態信号に
基づき、送電線や変圧器（図示せず）が第１母線Ｂ□ま
たは第２母線Ｂ２のどちらに接続されているかをマイク
ロプロセッサＭＰＵ工により判定する。

（４）第１母線Ｂ１及び第２母線Ｂ２に接続されている
端子の交流入力を、マイクロプロセッサＭＰＵ工により
それぞれベクトル加算する。

（５）全端子のベクトル和電流をマイクロプロセッサＭ
ＰＵ１により求める。

（６）各端子の電流値（瞬時値）や上記（４）、（５）
の計算結果、遮断器ＣＢ及び断路器ＬＳ□、ＬＳ２の状
態信号をディジタル信号の形態で伝送インターフェース
Ｉ／Ｆ□を介し主リレー盤２００に伝送する。

他方の主リレー盤２００は、複数の伝送インターフェー
スエ／Ｆ２を介した複数の入力盤からのディジタルデー
タに基づき保護演算を行い、必要に応じてディジタル信
号出力部ＤＯから遮断器のトリップ信号を出力して目的
とする母線を保護するものである。

なお、上記構成において、入力端子を増設する場合の手
順を説明する。ここで、入力盤１０１内には１２端子分
の機器を収納するスペースが既に確保されているものと
する。

まず、入力盤１０１内において、端子増設に伴って必要
となる機器（試験用端子、補助変流器、アナログフィル
タ、サンプルホールド回路、接点入力部等）を実装し、
各機器間を接続する。次いで、データ処理ユニット１０
１Ｂの機能に、端子増設に伴う処理、例えばマイクロプ
ロセッサＭＰＵにおけるソフトウェアの変更（追加）等
を行う。なお。

この場合、出力回路の増設も当然必要であるが、本発明
とは直接関係ないため説明を省略する。

（発明の効果） 以上のように本発明によれば、入力端子の増設、新設に
関わらず、交流入力部の配線は入力盤のみでの盤内配線
となるため、電気的なノイズ耐量は比較的小さくてよく
、ノイズ対策上有利である。

また、盤内における配線の長さも比較的短くてよいから
、コストの低減が可能である。

更に、入力盤の増設以外では盤間の接続ケーブルの本数
が変わらないため、他の機器との関わりなく作業を行う
ことができる０例えば、盤外配線用のピットには他機器
間の接続線もあり、管理上。

変電所等の全体レベルでの作業となるが、本発明では保
護リレー自体での増設作業にとどめることができる。

加えて、増設機器接続後の試験も入力盤内部で行えるた
め、主リレー盤が離れていても試験、調整等の作業が容
易に行えるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す概略的な構成図、第２
図は母線の連絡状態の説明図、第３図及び第４図は母線
と送電線等の接続状態の説明図、第５図は従来のディジ
タル形母線保護リレーにおける一端子分のハードウェア
の構成図である。 １０１．１０２・・・入力盤　　１０１Ａ・・・久方検
出ユニット１０１Ｂ・・・データ処理ユニット ２００・・・主リレー盤　　　　Ｂ工、Ｂ２・・母線Ｌ
Ｓ□、ＬＳ２・・・断路器 ＡＬＳ、、ＡＬＳ、・・・断路器補助接点ＣＢ・・・遮
断器　　　　ＭＣＴ・・・主変流器ＡＣＴ・・・補助変
流器 ＡＦ・・・アナログフィルタ Ａ／Ｄ・・・Ａ／Ｄ変換器 ＤＩ・・・ディジタル信号入力部 ＭＰＵ１．ＭＰＵ２・・・マイクロプロセッサＩ／Ｆユ
、Ｉ／Ｆ、・・・伝送インターフェースＤＯ・・・ディ
ジタル信号出方部

Claims (1)

【特許請求の範囲】
1. 保護するべき母線に主変流器を介して接続された複数の
   入力盤と、これらの入力盤から伝送されるディジタルデ
   ータに基づき保護演算を行う主リレー盤とを備え、前記
   入力盤は、前記母線側からの入力信号をディジタル信号
   として演算処理し、その結果のディジタルデータを前記
   主リレー盤に伝送するデータ処理ユニットを備えたこと
   を特徴とするディジタル形母線保護リレー。