JPH04214615A - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JPH04214615A
JPH04214615A JP3039042A JP3904291A JPH04214615A JP H04214615 A JPH04214615 A JP H04214615A JP 3039042 A JP3039042 A JP 3039042A JP 3904291 A JP3904291 A JP 3904291A JP H04214615 A JPH04214615 A JP H04214615A
Authority
JP
Japan
Prior art keywords
layer
silicon oxide
oxide layer
silicon
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3039042A
Other languages
English (en)
Inventor
Matthias J J Theunissen
マトヒアス　ヨハネス　ヨセフ　テウニセン
Johanna M L Mulder
ヨハンナ　マリア　ランベルティナ　ムルダー
Jan Haisma
ヤン　ハイスマ
Wilhelmus P M Rutten
ウイルヘルムス　ペトルス　マリア　ルテン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH04214615A publication Critical patent/JPH04214615A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3814—Continuous wave laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0113—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors the conductive layers comprising highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3818—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/093—Laser beam treatment in general
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/154—Solid phase epitaxy

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、多結晶質または非晶質
シリコン層を、単結晶質シリコン基板上の酸化珪素層上
に設け、酸化珪素層における開口を介してシリコン基板
と接触させ、熱を開口において集中するための手段の存
在下熱処理により少くとも開口において単結晶質層に転
換する半導体デバイスの製造方法に関するものである。
【０００２】
【従来の技術】上記の種類の方法は、米国特許第４，５
９２，７９９　号により知られている。酸化珪素層上の
多結晶質または非晶質層の再結晶により単結晶質シリコ
ン層を形成する方法は、現在の技術水準で知られている
。
【０００３】
【発明が解決しようとする課題】この方法は誘導された
高い基板温度および熱勾配のために基板が損傷を受ける
。これにより半導体デバイスおよび基板に存在する回路
の特性が悪化する。再結晶における他の問題は、多結晶
質または非晶質層上にしばしば存在する被覆酸化珪素層
の下でシリコン物質移動が起って単結晶質シリコン層が
均一な厚さで形成されないことである。第３の問題は次
の通りである。上記米国特許の方法では、熱を集中する
手段が金属珪化物から成り、これは供給するのが複雑で
時間がかかり高価で特に高い温度で汚染する。本発明の
目的は、特に上記問題を殆どなくすことにある。
【０００４】
【課題を解決するための手段】従って本発明において、
序文に記載した方法は、熱処理前に多結晶質または非晶
質のシリコン層に第２酸化珪素層、第２多結晶質または
非晶質シリコン層および被覆層の形態で上記手段を設け
ること、および第２酸化珪素層に、第２酸化珪素層の残
りの部分の厚さより薄い厚さを、第１酸化珪素層の開口
において与えること並びに転換した第１シリコン層に熱
処理後回路素子を設けることを特徴とする。本発明は特
に、上記問題が上記の付加的層により回避されることを
認知したことに基づく。相互の頂部における２層の多結
晶質または非晶質シリコン層を同時に再結晶する場合に
は、下層（第１層）は極めて平坦なままで、大きい結晶
を生ずることを見出した。特に、開口上の薄い酸化物に
よって一層大なる熱流が生じ、これにより第１酸化珪素
層における開口の存在によって生ずる熱損失を補償する
ことができる。基板の損傷は生じない。或いはまた、本
発明の方法において熱を集中するための手段は、標準の
技術的方法によって形成することができる。熱処理にお
けるシリコン滴の形成は、被覆層により回避される。被
覆層は例えば酸化珪素から成る。好ましくは、開口に、
でき得れば長さ方向において中断することができる長く
て狭い溝の形状を与える。溝の方向に対して〔１００〕
または〔１１０〕の方向を選ぶのが好ましい。熱処理は
レーザーによって実施するのが好ましい。この場合、比
較的厚い被覆層を使用することができる。連続波二酸化
炭素レーザーを使用して特に良好な結果を得ることがで
きる。生成する溶融スポットはこの方法で溝方向に移動
させられる。比較的薄い第１多結晶質または非晶質シリ
コン層を用い、比較的厚い主として高い電圧および出力
の半導体デバイスとしてサブミクロンのＭＯＳＴデバイ
スをつくることができる。
【０００５】
【実施例】本発明を、図面を参照して実施例につき説明
する。本例は多結晶質若しくは非晶質酸化珪素層３を、
単結晶質シリコン基板１上の酸化珪素層２上に設け、酸
化珪素層２における１個または数個の開口を介してシリ
コン基板１と接触させる、半導体デバイスの製造方法に
関するものである。層３は開口４において熱を集中させ
るための手段の存在下で少くとも開口４において熱処理
により単結晶層に転換させる。本発明において、これ等
の手段は第２酸化珪素層５、第２多結晶質または非晶質
シリコン層６、および被覆層７から成り、第２酸化珪素
層５は開口４における厚さを第２酸化珪素層５の残りの
部分の厚さより薄くする。熱処理後、転換した第１シリ
コン層３に回路素子（図示せず）を設ける。基板１、層
２，３，５，６および７並びに開口４は常法で設ける。 従って、ｎ形単結晶シリコン基板を基板１に使用する。 層２は１μｍ　の幅の開口４を有する厚さ１．２　μｍ
　の酸化珪素層である。開口４において、それ自体既知
の選択エピタキシにより、開口４を層２の厚さまで単結
晶シリコンで満たす。層３は０．５　μｍ　の厚さを有
する多結晶質または非晶質シリコン層である。層５は厚
さ１．０　μｍ　の酸化珪素層で、開口４上に幅２μｍ
、厚さ０．５　μｍ　の凹所を有する。層６は厚さ０．
５　μｍ　の多結晶質または非晶質シリコン層で、層７
は厚さ１．０　μｍ　の酸化珪素層である。長くて狭い
、できる限り中断した溝を開口４により形成する。溝の
方向は〔１００〕または〔１１０〕方向であるのが好ま
しい。第１多結晶質または非晶質シリコン層３をレーザ
ー、例えば連続波二酸化炭素レーザーを用いる加熱処理
により開口４からエピタキシ再結晶する。二酸化炭素レ
ーザースポットは平均横断面が８μｍ　に等しいガウス
形、または主横断面が例えば２０μｍ　の楕円形を有す
る。レーザー処理により生ずる溶融スポットは溝の方向
に移動させられる。本発明は記載した実施例に制限され
ないことは明らかである。或いはまた再結晶すべき層の
厚さは、例えば０．１　〜０．２　μｍ　とすることが
できる。二酸化炭素レーザーの代りに、アルゴンレーザ
ーを用いることができ、或いは電子ビームによる熱処理
を用いることができ；層７は、アルゴンレーザー若しく
は電子ビームを使用する場合には更に薄くなくてはなら
ない。開口４に対しては楕円形以外の形状が可能である
ことは明らかである。また第３二酸化珪素層および第３
多結晶質若しくは非晶質シリコン層を用いることができ
、この場合同時に２層を再結晶することができる。
【図面の簡単な説明】
【図１】本発明の方法により製造する工程における半導
体デバイスの一部分の断面図である。
【符号の説明】
１　　単結晶質シリコン基板 ２　　酸化珪素層 ３　　多結晶質または非晶質酸化珪素層４　　開口 ５　　第２酸化珪素層 ６　　第２多結晶質または非晶質シリコン層７　　被覆
層

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】　　多結晶質または非晶質シリコン層を、
    単結晶質シリコン基板上の酸化珪素層上に設け、酸化珪
    素層における開口を介してシリコン基板と接触させ、熱
    を開口において集中するための手段の存在下熱処理によ
    り少くとも開口において単結晶質層に転換する半導体デ
    バイスの製造方法において、熱処理前、多結晶質または
    非晶質シリコン層に、第２酸化珪素層、第２多結晶質ま
    たは非晶質シリコン層および被覆層の形態で上記手段を
    設け、第２酸化珪素層に、第２酸化珪素層の残りの部分
    の厚さより薄い厚さを第１酸化珪素層の開口において与
    え、転換した第１シリコン層に熱処理後回路素子を設け
    ることを特徴とする半導体デバイスの製造方法。
  2. 【請求項２】　　開口に長くて狭い溝の形状を与えるこ
    とを特徴とする請求項１記載の方法。
  3. 【請求項３】　　開口を長さ方向で中断することを特徴
    とする請求項２記載の方法。
  4. 【請求項４】　　溝の方向として〔１００〕または〔１
    １０〕方向を選定することを特徴とする請求項２または
    ３記載の方法。
  5. 【請求項５】　　熱処理をレーザーにより実施し、溶融
    スポットを溝の方向において移動させることを特徴とす
    る請求項２，３または４記載の方法。
  6. 【請求項６】　　連続波二酸化炭素レーザーを用いるこ
    とを特徴とする請求項５記載の方法。
JP3039042A 1990-02-12 1991-02-12 半導体デバイスの製造方法 Pending JPH04214615A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL9000324A NL9000324A (nl) 1990-02-12 1990-02-12 Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
NL9000324 1990-02-12

Publications (1)

Publication Number Publication Date
JPH04214615A true JPH04214615A (ja) 1992-08-05

Family

ID=19856575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3039042A Pending JPH04214615A (ja) 1990-02-12 1991-02-12 半導体デバイスの製造方法

Country Status (5)

Country Link
US (1) US5057452A (ja)
EP (1) EP0442565A1 (ja)
JP (1) JPH04214615A (ja)
KR (1) KR910016046A (ja)
NL (1) NL9000324A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2682128B1 (fr) * 1991-10-08 1993-12-03 Thomson Csf Procede de croissance de couches heteroepitaxiales.
US5436197A (en) * 1993-09-07 1995-07-25 Motorola, Inc. Method of manufacturing a bonding pad structure
DE102013109163B4 (de) * 2013-08-23 2022-05-12 Helmholtz-Zentrum Berlin für Materialien und Energie Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung polykristalliner, 3D-Strukturen aufweisender Siliziumschichten gleichmäßiger Dicke

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4358326A (en) * 1980-11-03 1982-11-09 International Business Machines Corporation Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing
JPS6054277B2 (ja) * 1981-08-08 1985-11-29 富士通株式会社 非単結晶半導体層の単結晶化方法
JPS59108313A (ja) * 1982-12-13 1984-06-22 Mitsubishi Electric Corp 半導体単結晶層の製造方法
US4592799A (en) * 1983-05-09 1986-06-03 Sony Corporation Method of recrystallizing a polycrystalline, amorphous or small grain material
JPS61251113A (ja) * 1985-04-30 1986-11-08 Fujitsu Ltd 非単結晶層の単結晶化方法
JPH084067B2 (ja) * 1985-10-07 1996-01-17 工業技術院長 半導体装置の製造方法
JPS62160712A (ja) * 1986-01-09 1987-07-16 Agency Of Ind Science & Technol 半導体装置の製造方法
US4915772A (en) * 1986-10-01 1990-04-10 Corning Incorporated Capping layer for recrystallization process

Also Published As

Publication number Publication date
NL9000324A (nl) 1991-09-02
KR910016046A (ko) 1991-09-30
EP0442565A1 (en) 1991-08-21
US5057452A (en) 1991-10-15

Similar Documents

Publication Publication Date Title
US5310446A (en) Method for producing semiconductor film
US4448632A (en) Method of fabricating semiconductor devices
EP0235819B1 (en) Process for producing single crystal semiconductor layer
US4514895A (en) Method of forming field-effect transistors using selectively beam-crystallized polysilicon channel regions
Kawamura et al. Recrystallization of Si on amorphous substrates by doughnut‐shaped cw Ar laser beam
US4596604A (en) Method of manufacturing a multilayer semiconductor device
USRE33096E (en) Semiconductor substrate
JPH0732124B2 (ja) 半導体装置の製造方法
JPS5893221A (ja) 半導体薄膜構造とその製造方法
JPS6076118A (ja) 半導体デバイスの製作法
US4599133A (en) Method of producing single-crystal silicon film
JPH04214615A (ja) 半導体デバイスの製造方法
JPH027415A (ja) Ｓｏｉ薄膜形成方法
JPS6265317A (ja) 半導体単結晶膜形成のためのウエハ構造
JPH0770479B2 (ja) 半導体装置の製造方法
JP2631121B2 (ja) 半導体薄膜のレーザー溶融再結晶化方法
Tamura et al. Laser-Induced Lateral, Vertically-Seeded Epitaxial Regrowth of Deposited Si Films over Various SiO2 Patterns
JPS59194422A (ja) 半導体層の単結晶化方法
JPS61201414A (ja) シリコン単結晶層の製造方法
JPS627114A (ja) ビ−ムアニ−ル方法
JPS60246622A (ja) 半導体結晶層の製造方法
JPS60123019A (ja) 半導体装置の製造方法
JPS61212012A (ja) Ｓｏｉ構造形成方法
JPS60117750A (ja) 半導体装置の製造方法
JPS60189218A (ja) 半導体集積回路基体の製造方法