JPH04214662A - 集積回路用入力端保護装置 - Google Patents
集積回路用入力端保護装置Info
- Publication number
- JPH04214662A JPH04214662A JP3041311A JP4131191A JPH04214662A JP H04214662 A JPH04214662 A JP H04214662A JP 3041311 A JP3041311 A JP 3041311A JP 4131191 A JP4131191 A JP 4131191A JP H04214662 A JPH04214662 A JP H04214662A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- emitter
- collector
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 title description 4
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 2
- 238000009795 derivation Methods 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板内に配設さ
れ、少なくとも１つのトランジスタと集積ダイオードと
を含む集積回路用入力端保護装置に関する。
れ、少なくとも１つのトランジスタと集積ダイオードと
を含む集積回路用入力端保護装置に関する。
【０００２】
【従来の技術】集積回路は静電気放電に対して確実な保
護を必要とする。このために集積回路は入力端保護装置
が設けられる。従来の保護装置の幾つかはドイツ連邦共
和国特許出願公開第３６１６３９４号公報に記載されて
いる。
護を必要とする。このために集積回路は入力端保護装置
が設けられる。従来の保護装置の幾つかはドイツ連邦共
和国特許出願公開第３６１６３９４号公報に記載されて
いる。
【０００３】
【発明が解決しようとする課題】本発明は、両極性の静
電気放電に対して迅速でかつ信頼できる保護を可能にす
る集積回路用入力端保護装置を提供することを課題とす
る。
電気放電に対して迅速でかつ信頼できる保護を可能にす
る集積回路用入力端保護装置を提供することを課題とす
る。
【０００４】
【課題を解決するための手段】このような課題は、本発
明によれば、入力端と基準電位の端子との間に接続され
、半導体基板内に配設され、少なくとも１つのトランジ
スタと集積ダイオードとを含み、コレクタは埋込み形コ
レクタとして形成され入力端に接続され、エミッタとし
て作用する少なくとも１つのドーピング領域が基準電位
に接続可能であり、ベースとして作用する少なくとも１
つのドーピング領域が電気的コンタクトから見てエミッ
タとコレクタとに対して絶縁され（浮動ベース）、集積
ダイオードはトランジスタのコレクタ−エミッタ区間に
対して並列に接続され少なくとも埋込み領域と半導体基
板とによって形成されることによって解決される。
明によれば、入力端と基準電位の端子との間に接続され
、半導体基板内に配設され、少なくとも１つのトランジ
スタと集積ダイオードとを含み、コレクタは埋込み形コ
レクタとして形成され入力端に接続され、エミッタとし
て作用する少なくとも１つのドーピング領域が基準電位
に接続可能であり、ベースとして作用する少なくとも１
つのドーピング領域が電気的コンタクトから見てエミッ
タとコレクタとに対して絶縁され（浮動ベース）、集積
ダイオードはトランジスタのコレクタ−エミッタ区間に
対して並列に接続され少なくとも埋込み領域と半導体基
板とによって形成されることによって解決される。
【０００５】本発明の構成は請求項２以下に記載されて
いる。
いる。
【０００６】
【実施例】次に本発明を図面に示された実施例に基づい
て詳細に説明する。
て詳細に説明する。
【０００７】図１によれば、集積回路、特にバイポーラ
集積回路の入力端子１と、基準電位２の端子、特にアー
ス端子との間に、トランジスタ３と、このトランジスタ
のコレクタ−エミッタ区間に並列接続されたダイオード
４とによって形成された保護装置が位置している。トラ
ンジスタ３のコレクタ１１、１２ａとダイオード４の極
１１とは入力端１に接続され、トランジスタ３のエミッ
タ１６とダイオード４の他極１０とは基準電位２に接続
可能である。トランジスタ３のベース１５は外部端子を
有しておらず（浮動ベース）、コレクタ１１、１２ａと
エミッタ１６とだけに接触している。
集積回路の入力端子１と、基準電位２の端子、特にアー
ス端子との間に、トランジスタ３と、このトランジスタ
のコレクタ−エミッタ区間に並列接続されたダイオード
４とによって形成された保護装置が位置している。トラ
ンジスタ３のコレクタ１１、１２ａとダイオード４の極
１１とは入力端１に接続され、トランジスタ３のエミッ
タ１６とダイオード４の他極１０とは基準電位２に接続
可能である。トランジスタ３のベース１５は外部端子を
有しておらず（浮動ベース）、コレクタ１１、１２ａと
エミッタ１６とだけに接触している。
【０００８】図２ないし図４には半導体装置において図
１の本発明による保護装置を実現するための３つの実施
例が示されている。この場合、後方へ向かう斜視図を付
加した断面図が使用されている。符号は図１の符号と同
じである。３つのいずれの実施例においても、シリコン
から成り第１導電形、特にｐ導電形の半導体基板１０が
使用されており、この半導体基板１０上には保護装置の
製造工程において逆の第２導電形、特にｎ導電形のエピ
タキシャル層１２が公知の方法にて設けられる。さらに
、全ての実施例は第２導電形の埋込み領域１１を共通に
有しており、この埋込み領域１１は詳細に説明すべき他
のドーピング領域と同様に従来の方法、例えば熱処理工
程を有するインプランテーションによって生成すること
ができる。
１の本発明による保護装置を実現するための３つの実施
例が示されている。この場合、後方へ向かう斜視図を付
加した断面図が使用されている。符号は図１の符号と同
じである。３つのいずれの実施例においても、シリコン
から成り第１導電形、特にｐ導電形の半導体基板１０が
使用されており、この半導体基板１０上には保護装置の
製造工程において逆の第２導電形、特にｎ導電形のエピ
タキシャル層１２が公知の方法にて設けられる。さらに
、全ての実施例は第２導電形の埋込み領域１１を共通に
有しており、この埋込み領域１１は詳細に説明すべき他
のドーピング領域と同様に従来の方法、例えば熱処理工
程を有するインプランテーションによって生成すること
ができる。
【０００９】図２に示された第１実施例においては、絶
縁枠１３は第１導電形のドーピング領域から構成され、
隣接するデバイスに対して保護装置全体を絶縁（ｐｎ絶
縁）するために使われる。この閉鎖絶縁枠１３はその内
部に位置するエピタキシャル層１２の部分領域１２ａを
外部に位置する他のエピタキシャル層１２から分離する
。部分領域１２ａは埋込み領域１１と協働してトランジ
スタ３のコレクタを形成し、同じ導電形の特に高ドーピ
ング領域１４によって接続される。なお、高ドーピング
領域１４は是非必要というわけではないが特に埋込み領
域１１内へ達していると有利である。部分領域１２ａ内
には第１導電形のドーピング領域１５が位置しており、
これはトランジスタ３のベースを構成する。この領域１
５内にはさらにトランジスタ３のエミッタとして第２導
電形のドーピング領域１６が位置している。本発明によ
れば、上述のドーピング領域はほぼ中心対称に配置され
る、つまり、高ドーピング領域１４は部分領域１２ａの
ほぼ中央に位置し、領域１５、１６は高ドーピング領域
１４の回りに位置している。埋込み領域１１は特に、ベ
ース−エミッタリングの領域１５、１６の下方において
これらによって包囲された領域を完全に覆うような大き
さとするのが有利である。この保護装置全体の周囲に絶
縁枠１３が配設されている。半導体装置の表面は絶縁層
１８によって被覆されている。この絶縁層１８は特に酸
化シリコンから構成され、先行する熱処理工程の際に生
成されるかまたは別個に設けられる。絶縁層１８は、高
ドーピング領域１４が導体路２０に接続可能でありかつ
同様に特にリング状開口部がエミッタとして使われるリ
ング状領域１６の上方においてその絶縁層１８内に存在
するようにパターン化されている。エミッタとして用い
られる領域１６はそのリング状開口部を通して導体路２
１を介して基準電位２に接続され得るようになっている
。ベースを形成する領域１５は表面が絶縁層１８によっ
て完全に覆われている。半導体基板１０は保護装置の外
に位置するアース端子を有しており、その結果集積ダイ
オード４は埋込み領域１１と半導体基板１０とによって
形成されている。
縁枠１３は第１導電形のドーピング領域から構成され、
隣接するデバイスに対して保護装置全体を絶縁（ｐｎ絶
縁）するために使われる。この閉鎖絶縁枠１３はその内
部に位置するエピタキシャル層１２の部分領域１２ａを
外部に位置する他のエピタキシャル層１２から分離する
。部分領域１２ａは埋込み領域１１と協働してトランジ
スタ３のコレクタを形成し、同じ導電形の特に高ドーピ
ング領域１４によって接続される。なお、高ドーピング
領域１４は是非必要というわけではないが特に埋込み領
域１１内へ達していると有利である。部分領域１２ａ内
には第１導電形のドーピング領域１５が位置しており、
これはトランジスタ３のベースを構成する。この領域１
５内にはさらにトランジスタ３のエミッタとして第２導
電形のドーピング領域１６が位置している。本発明によ
れば、上述のドーピング領域はほぼ中心対称に配置され
る、つまり、高ドーピング領域１４は部分領域１２ａの
ほぼ中央に位置し、領域１５、１６は高ドーピング領域
１４の回りに位置している。埋込み領域１１は特に、ベ
ース−エミッタリングの領域１５、１６の下方において
これらによって包囲された領域を完全に覆うような大き
さとするのが有利である。この保護装置全体の周囲に絶
縁枠１３が配設されている。半導体装置の表面は絶縁層
１８によって被覆されている。この絶縁層１８は特に酸
化シリコンから構成され、先行する熱処理工程の際に生
成されるかまたは別個に設けられる。絶縁層１８は、高
ドーピング領域１４が導体路２０に接続可能でありかつ
同様に特にリング状開口部がエミッタとして使われるリ
ング状領域１６の上方においてその絶縁層１８内に存在
するようにパターン化されている。エミッタとして用い
られる領域１６はそのリング状開口部を通して導体路２
１を介して基準電位２に接続され得るようになっている
。ベースを形成する領域１５は表面が絶縁層１８によっ
て完全に覆われている。半導体基板１０は保護装置の外
に位置するアース端子を有しており、その結果集積ダイ
オード４は埋込み領域１１と半導体基板１０とによって
形成されている。
【００１０】図３に示された第２実施例は同様に隣接す
るデバイスのｐｎ絶縁を行う際に設置可能であり（絶縁
枠１３）、本質的には第１実施例と同じである。しかし
ながら、トランジスタ３のためにｎｐｎ標準デバイスが
設置されており、従って条帯状構造をしている。エミッ
タ１６は中央に配置されており、このエミッタ１６に接
触する導体路２１は同時に基準電位２に絶縁枠１３を介
して半導体基板１０を接続するために使われる。トラン
ジスタ３のベース領域１５はエミッタ領域１６に対して
ほぼ対称に配置され、そして図３に示されているように
絶縁層１８内に相応して対称配置されている２つの開口
部を通して導体路２２と結合されるようになっている。 これらの両導体路２２は外部へさらに接続されていない
が、しかしながら相互に結合することは有利である。即
ち、両導体路２２はベース領域に均一電位分布を生ぜし
めるのに用いられるが、必ずしも必要ではない。埋込み
領域１１とエピタキシャル層１２の部分領域１２ａとか
ら形成されているコレクタは、高ドーピング領域１４か
ら構成されてエミッタ領域１６に対してほぼ対称配置さ
れた２つの端子を有している。なお、高ドーピング領域
１４は是非必要と言う訳ではないが埋込み領域１１内へ
達している。コレクタは導体路２０を介して入力端１に
接続されている。集積ダイオード４は埋込み領域１１と
半導体基板１０とにより形成されており、半導体基板１
０は絶縁枠１３と導体路２１とを介してエミッタ領域１
６と共に基準電位２に接続されている。
るデバイスのｐｎ絶縁を行う際に設置可能であり（絶縁
枠１３）、本質的には第１実施例と同じである。しかし
ながら、トランジスタ３のためにｎｐｎ標準デバイスが
設置されており、従って条帯状構造をしている。エミッ
タ１６は中央に配置されており、このエミッタ１６に接
触する導体路２１は同時に基準電位２に絶縁枠１３を介
して半導体基板１０を接続するために使われる。トラン
ジスタ３のベース領域１５はエミッタ領域１６に対して
ほぼ対称に配置され、そして図３に示されているように
絶縁層１８内に相応して対称配置されている２つの開口
部を通して導体路２２と結合されるようになっている。 これらの両導体路２２は外部へさらに接続されていない
が、しかしながら相互に結合することは有利である。即
ち、両導体路２２はベース領域に均一電位分布を生ぜし
めるのに用いられるが、必ずしも必要ではない。埋込み
領域１１とエピタキシャル層１２の部分領域１２ａとか
ら形成されているコレクタは、高ドーピング領域１４か
ら構成されてエミッタ領域１６に対してほぼ対称配置さ
れた２つの端子を有している。なお、高ドーピング領域
１４は是非必要と言う訳ではないが埋込み領域１１内へ
達している。コレクタは導体路２０を介して入力端１に
接続されている。集積ダイオード４は埋込み領域１１と
半導体基板１０とにより形成されており、半導体基板１
０は絶縁枠１３と導体路２１とを介してエミッタ領域１
６と共に基準電位２に接続されている。
【００１１】図４にはｎｐｎ標準トランジスタを使用し
て隣接するデバイスの酸化絶縁を行う本発明による第３
実施例が示されている。トランジスタ３はほぼ第２実施
例におけるトランジスタと同じに形成されており、ベー
ス領域１５は導体路２２に接続するために２つの補助的
な高ドーピングベース接触領域１５ａを有している。少
なくともエピタキシャル層１２の下面の深さにまで達し
ている絶縁領域１９は、個々のドーピング領域相互の絶
縁ならびに他のデバイスに対する保護装置全体の絶縁を
行うために使われる。フィールド酸化物領域１９を用い
ると有利である。このフィールド酸化物領域１９は入力
端保護装置の外において所謂チャネル・ストッパーとし
て知られている第１導電形の高ドーピング領域１７によ
って取囲まれている。このチャネル・ストッパー領域１
７はここでは同時に半導体装置の表面に半導体基板１０
を接続するために使われており、その表面のところでチ
ャネル・ストッパー領域１７は導体路２１と高ドーピン
グ領域１５ｂとの接触を有している。なお、高ドーピン
グ領域１５ｂはベース接触領域１５ａと同時に生成され
、従って同様に第１導電形を有している。このようにし
て半導体基板１０はエミッタ１６と共に基準電位２に接
続される。集積ダイオード４は前述した実施例と同じよ
うに埋込み領域１１と半導体基板１０とにより形成され
ており、導体路２０、２１によって入力端と基準電位と
の間に接続される。
て隣接するデバイスの酸化絶縁を行う本発明による第３
実施例が示されている。トランジスタ３はほぼ第２実施
例におけるトランジスタと同じに形成されており、ベー
ス領域１５は導体路２２に接続するために２つの補助的
な高ドーピングベース接触領域１５ａを有している。少
なくともエピタキシャル層１２の下面の深さにまで達し
ている絶縁領域１９は、個々のドーピング領域相互の絶
縁ならびに他のデバイスに対する保護装置全体の絶縁を
行うために使われる。フィールド酸化物領域１９を用い
ると有利である。このフィールド酸化物領域１９は入力
端保護装置の外において所謂チャネル・ストッパーとし
て知られている第１導電形の高ドーピング領域１７によ
って取囲まれている。このチャネル・ストッパー領域１
７はここでは同時に半導体装置の表面に半導体基板１０
を接続するために使われており、その表面のところでチ
ャネル・ストッパー領域１７は導体路２１と高ドーピン
グ領域１５ｂとの接触を有している。なお、高ドーピン
グ領域１５ｂはベース接触領域１５ａと同時に生成され
、従って同様に第１導電形を有している。このようにし
て半導体基板１０はエミッタ１６と共に基準電位２に接
続される。集積ダイオード４は前述した実施例と同じよ
うに埋込み領域１１と半導体基板１０とにより形成され
ており、導体路２０、２１によって入力端と基準電位と
の間に接続される。
【００１２】本発明による入力端保護装置の動作態様は
個々の実施例に拘束されない。
個々の実施例に拘束されない。
【００１３】入力端１における負電圧は保護装置内に集
積されたダイオード４を介して基準電位２へ導かれる。 敏感なベース−エミッタ接合はここでは阻止方向に極性
化されており、図２の中心対称構造が大きな利点をもた
らしている。拡大されたリング状阻止層により、負荷は
ベース−エミッタ接合の大きな面上に分散され、それに
よってダイオード区間を介する単一の導出路の欠点が補
償される。正パルスの導出（以下参照）がこの場合に行
われる本来のトランジスタ動作態様により助長されるに
も拘わらず、図２の中心対称構造はかかる理由から数千
ボルトのオーダで両極性の電圧に対して同じ大きさの負
荷耐量ないし保護作用を保証する。
積されたダイオード４を介して基準電位２へ導かれる。 敏感なベース−エミッタ接合はここでは阻止方向に極性
化されており、図２の中心対称構造が大きな利点をもた
らしている。拡大されたリング状阻止層により、負荷は
ベース−エミッタ接合の大きな面上に分散され、それに
よってダイオード区間を介する単一の導出路の欠点が補
償される。正パルスの導出（以下参照）がこの場合に行
われる本来のトランジスタ動作態様により助長されるに
も拘わらず、図２の中心対称構造はかかる理由から数千
ボルトのオーダで両極性の電圧に対して同じ大きさの負
荷耐量ないし保護作用を保証する。
【００１４】入力端１に正パルスが印加される場合には
トランジスタ３は通常の動作範囲にあり、それによって
敏感なベース−エミッタ接合は僅かしか負荷を受けない
。ベース領域１５が接続されていないので、パルスはＵ
ＣＥＯ ブレークダウンによって導出される。エミッタ
−コレクタ残留電流ＩＣＥＯはコレクタ−ベース残留電
流ＩＣＢＯ に比べてＢ＋１倍だけ大きい（Ｂ＝電流増
幅率）。 これによって、入力端における電圧が破壊をもたらす程
大きく増大する前に、早期のブレークダウンが保証され
る。早期のアバランシェブレークダウンは破壊を伴わな
いパルス導出を促進する。
トランジスタ３は通常の動作範囲にあり、それによって
敏感なベース−エミッタ接合は僅かしか負荷を受けない
。ベース領域１５が接続されていないので、パルスはＵ
ＣＥＯ ブレークダウンによって導出される。エミッタ
−コレクタ残留電流ＩＣＥＯはコレクタ−ベース残留電
流ＩＣＢＯ に比べてＢ＋１倍だけ大きい（Ｂ＝電流増
幅率）。 これによって、入力端における電圧が破壊をもたらす程
大きく増大する前に、早期のブレークダウンが保証され
る。早期のアバランシェブレークダウンは破壊を伴わな
いパルス導出を促進する。
【００１５】ここでも図２の中心対称構造は正であるこ
とが分かる。その場合、大きなエミッタ面１６はエミッ
タ効果を高める作用をし、従ってパルスの導出を促進す
る。他方においては、大きなエミッタ面によって付加容
量を高める点に関して欠点は生じない。というのは、正
の信号電圧にとっては、エピタキシャル層とベース領域
との間の接合部および埋込み領域１１と基板１０との間
の接合部つまり比較的弱くドーピングされた領域間の接
合部だけが重要であるからである。
とが分かる。その場合、大きなエミッタ面１６はエミッ
タ効果を高める作用をし、従ってパルスの導出を促進す
る。他方においては、大きなエミッタ面によって付加容
量を高める点に関して欠点は生じない。というのは、正
の信号電圧にとっては、エピタキシャル層とベース領域
との間の接合部および埋込み領域１１と基板１０との間
の接合部つまり比較的弱くドーピングされた領域間の接
合部だけが重要であるからである。
【００１６】ｐｎ絶縁を持つ集積回路に対しては上記で
詳細に述べた考察により図２の保護装置の適用が提案さ
れる。この図２の保護装置は、必要面積が僅少である、
付加容量が小さい、両極性の電圧に対して均等の保護作
用を行うという利点の他に、接続されていないベース領
域により高められた阻止電流の欠点を有するだけである
。
詳細に述べた考察により図２の保護装置の適用が提案さ
れる。この図２の保護装置は、必要面積が僅少である、
付加容量が小さい、両極性の電圧に対して均等の保護作
用を行うという利点の他に、接続されていないベース領
域により高められた阻止電流の欠点を有するだけである
。
【００１７】図３に示されたｎｐｎ標準トランジスタを
使用すると、ベース１５に結合された導体路２２により
作られるベース領域内の均一電位分布が局部的な阻止層
ブレークダウン（この阻止層ブレークダウンは空間的に
制限されたパワーにより破壊をもたらし得る。）の発生
を少なくする。
使用すると、ベース１５に結合された導体路２２により
作られるベース領域内の均一電位分布が局部的な阻止層
ブレークダウン（この阻止層ブレークダウンは空間的に
制限されたパワーにより破壊をもたらし得る。）の発生
を少なくする。
【００１８】酸化絶縁を持つ集積回路においては、図４
に示された対称保護装置を使用するのが有利である。そ
の場合、高められた阻止電流の欠点を有することは一般
に覚悟しなければならない。この保護装置においては、
高ドーピングされエミッタに対して対称配置された２つ
のベース接触領域１５ａを使用することは有利であり、
これらのベース接触領域１５ａはその導体路２２（接続
されていない）と共にベース領域１５（一般に弱ドーピ
ングされる）内の電位分布を均一化するために寄与する
。
に示された対称保護装置を使用するのが有利である。そ
の場合、高められた阻止電流の欠点を有することは一般
に覚悟しなければならない。この保護装置においては、
高ドーピングされエミッタに対して対称配置された２つ
のベース接触領域１５ａを使用することは有利であり、
これらのベース接触領域１５ａはその導体路２２（接続
されていない）と共にベース領域１５（一般に弱ドーピ
ングされる）内の電位分布を均一化するために寄与する
。
【００１９】さらに、ベース接触領域１５ａは正パルス
が印加された際エピタキシャル層とベース領域（両領域
は一般に弱ドーピングされる）との間の阻止層の拡大を
少なくし、これによってアバランシェブレークダウンは
高電圧が印加されたとき始めて破壊に導く。
が印加された際エピタキシャル層とベース領域（両領域
は一般に弱ドーピングされる）との間の阻止層の拡大を
少なくし、これによってアバランシェブレークダウンは
高電圧が印加されたとき始めて破壊に導く。
【図１】少なくとも１つのトランジスタと集積ダイオー
ドとを備えた本発明による入力端保護装置の等価回路図
である。
ドとを備えた本発明による入力端保護装置の等価回路図
である。
【図２】半導体装置において図１の入力端保護装置を実
現するための第１実施例の概略図である。
現するための第１実施例の概略図である。
【図３】半導体装置において図１の入力端保護装置を実
現するための第２実施例の概略図である。
現するための第２実施例の概略図である。
【図４】半導体装置において図１の入力端保護装置を実
現するための第３実施例の概略図である。
現するための第３実施例の概略図である。
１ 入力端
２ 基準電位
３ トランジスタ
４ 集積ダイオード
１０ 半導体基板
１１ 埋込み領域（コレクタ）
１２ａ 部分領域（コレクタ）
１４ 高ドーピング領域
１５ ベース領域
１６ エミッタ領域
Claims (5)
- 【請求項１】 入力端（１）と基準電位（２）の端子
との間に接続され、半導体基板（１０）内に配設され、
少なくとも１つのトランジスタ（３）と集積ダイオード
（４）とを含み、そのコレクタ（１１、１２ａ）は埋込
み形コレクタとして形成されて前記入力端（１）に接続
され、エミッタ（１６）として作用する少なくとも１つ
のドーピング領域が前記基準電位（２）に接続可能であ
り、ベース（１５）として作用する少なくとも１つのド
ーピング領域が電気的接触から見て前記エミッタ（１６
）とコレクタ（１１、１２ａ）とに対して絶縁され（浮
動ベース）、前記集積ダイオード（４）は前記トランジ
スタ（３）のコレクタ−エミッタ区間に対して並列に接
続されかつ少なくとも埋込み領域（１１）と半導体基板
（１０）とによって形成されることを特徴とする集積回
路用入力端保護装置。 - 【請求項２】 エミッタ−ベース領域はコレクタ（１
１、１２ａ）の端子（１４）の回りに中心対称に配置さ
れることを特徴とする請求項１記載の入力端保護装置。 - 【請求項３】 前記コレクタ端子（１４）とコレクタ
（１１、１２ａ）とは前記トランジスタ（３）のエミッ
タ−ベース領域に対して対称配置されることを特徴とす
る請求項１記載の入力端保護装置。 - 【請求項４】 ベース（１５）として作用するドーピ
ング領域は導体路（２２）に対する電気的接触を有し、
前記導体路は保護装置の他の全てのパターンから絶縁さ
れ前記ベース（１５）内における電位分布を均一化する
ために用いられることを特徴とする請求項３記載の入力
端保護装置。 - 【請求項５】 隣接するデバイスに対するｐｎ絶縁ま
たは酸化絶縁を持つバイポーラ集積回路において使用さ
れることを特徴とする請求項１ないし４の１つに記載の
入力端保護装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4004752 | 1990-02-15 | ||
| DE4004752.0 | 1990-02-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04214662A true JPH04214662A (ja) | 1992-08-05 |
Family
ID=6400250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3041311A Pending JPH04214662A (ja) | 1990-02-15 | 1991-02-13 | 集積回路用入力端保護装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0442064B1 (ja) |
| JP (1) | JPH04214662A (ja) |
| DE (1) | DE59010248D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005109050A (ja) * | 2003-09-29 | 2005-04-21 | Sanyo Electric Co Ltd | 半導体集積回路装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5751052A (en) * | 1996-04-01 | 1998-05-12 | Motorola, Inc. | Inductive driver circuit and method therefor |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2335055A1 (fr) * | 1975-12-09 | 1977-07-08 | Radiotechnique Compelec | Dispositif semi-conducteur integre comportant une diode de protection contre les surtensions, et procede de fabrication d'un tel dispositif |
| US4017882A (en) * | 1975-12-15 | 1977-04-12 | Rca Corporation | Transistor having integrated protection |
| US4291319A (en) * | 1976-05-19 | 1981-09-22 | National Semiconductor Corporation | Open base bipolar transistor protective device |
| IT1217298B (it) * | 1985-05-30 | 1990-03-22 | Sgs Thomson Microelectronics | Dispositivo di protezione da scariche elettrostatiche,in particolare per circuiti integrati bipolari |
-
1990
- 1990-12-04 EP EP90123222A patent/EP0442064B1/de not_active Expired - Lifetime
- 1990-12-04 DE DE59010248T patent/DE59010248D1/de not_active Expired - Fee Related
-
1991
- 1991-02-13 JP JP3041311A patent/JPH04214662A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005109050A (ja) * | 2003-09-29 | 2005-04-21 | Sanyo Electric Co Ltd | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0442064B1 (de) | 1996-03-27 |
| EP0442064A1 (de) | 1991-08-21 |
| DE59010248D1 (de) | 1996-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3342918B2 (ja) | 集積回路における静電的放電に対してパッドを保護するためのダイオード構造 | |
| JP2982785B2 (ja) | デプレッション型ｍｏｓ半導体素子およびｍｏｓパワーｉｃ | |
| US6320232B1 (en) | Integrated semiconductor circuit with protective structure for protection against electrostatic discharge | |
| JPH0821680B2 (ja) | 集積回路 | |
| JPH03224263A (ja) | Ｃｍｏｓ集積回路の静電放電保護構造 | |
| US5798538A (en) | IGBT with integrated control | |
| JPH0282533A (ja) | バイポーラ・トランジスタ | |
| JPH02253653A (ja) | パワートランジスタに対する駆動信号のレベル変換回路コンポーネントを持つ２段駆動システムのためのモノリシック集積回路 | |
| JP2783191B2 (ja) | 半導体装置の保護回路 | |
| JP2980106B2 (ja) | 集積ｍｏｓパワー・トランジスタを電圧勾配から保護するための構成部品 | |
| US5247201A (en) | Input protection structure for integrated circuits | |
| JPH044755B2 (ja) | ||
| JPS6323335A (ja) | 半導体装置及びその製造方法 | |
| JP3018417B2 (ja) | 集積回路用保護装置 | |
| JP3193368B2 (ja) | 集積回路の入力端保護回路 | |
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JPH11168181A (ja) | 静電放電の保護回路、これを備えるトランジスタおよび半導体素子 | |
| JPS6211787B2 (ja) | ||
| JPS63289954A (ja) | モノリシック半導体装置 | |
| JP4106804B2 (ja) | 集積回路用保護装置 | |
| JPH06334120A (ja) | 半導体装置 | |
| JPH069208B2 (ja) | 半導体装置 | |
| JPH0471274A (ja) | 半導体集積回路 | |
| JPH04332159A (ja) | 集積回路の入力端保護回路 | |
| JPH0258870A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020411 |