JPH04215341A - データの受信タイミング補正装置 - Google Patents
データの受信タイミング補正装置Info
- Publication number
- JPH04215341A JPH04215341A JP2401856A JP40185690A JPH04215341A JP H04215341 A JPH04215341 A JP H04215341A JP 2401856 A JP2401856 A JP 2401856A JP 40185690 A JP40185690 A JP 40185690A JP H04215341 A JPH04215341 A JP H04215341A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- switching
- frame
- delay
- correction device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 12
- 230000003111 delayed effect Effects 0.000 claims description 6
- 230000002123 temporal effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 2
- 230000003287 optical effect Effects 0.000 description 7
- 239000013307 optical fiber Substances 0.000 description 7
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はデータの受信タイミング
補正装置に関し、さらに詳細にいえば、ディジタル信号
（符号方式は、例えば時分割多重方式のものである）を
ループ状に伝送する伝送路において、伝送路の途中に設
けられている各ステーションが独立同期方式を採用して
いる場合に、上記ディジタル信号によって構成される各
フレームの到達時間のゆらぎに起因するアドレスの競合
によるデータの読取りエラーを防ぐために設けられるデ
ータの受信タイミング補正装置に関する。
補正装置に関し、さらに詳細にいえば、ディジタル信号
（符号方式は、例えば時分割多重方式のものである）を
ループ状に伝送する伝送路において、伝送路の途中に設
けられている各ステーションが独立同期方式を採用して
いる場合に、上記ディジタル信号によって構成される各
フレームの到達時間のゆらぎに起因するアドレスの競合
によるデータの読取りエラーを防ぐために設けられるデ
ータの受信タイミング補正装置に関する。
【０００２】
【従来の技術】上記ループ状の伝送路に設けられている
各ステーションは、独立同期方式を採用しているため同
期をとるためのクロックを備え、常時同期信号を発生し
ている。特に、データを作り出してフレームに乗せて送
り出す役割を持つマスターステーション（以下「マスタ
ー」という）は、上記同期信号を用いて、データを発生
してフレームにのせるタイミング、および一巡して送り
返されてきたデータを受信して読み取るタイミングをと
っている。
各ステーションは、独立同期方式を採用しているため同
期をとるためのクロックを備え、常時同期信号を発生し
ている。特に、データを作り出してフレームに乗せて送
り出す役割を持つマスターステーション（以下「マスタ
ー」という）は、上記同期信号を用いて、データを発生
してフレームにのせるタイミング、および一巡して送り
返されてきたデータを受信して読み取るタイミングをと
っている。
【０００３】
【発明が解決しようとする課題】この場合、フレームが
伝送路を一巡して帰ってくる時間が正確に決まっていれ
ば、上記タイミングの誤差は発生しないので誤りのない
データ処理が行えるわけであるが、一巡時間にある程度
のゆらぎが生じるとアドレスが競合することがあり、帰
ってきたフレームが正しく把握できず、データの読取り
エラーが発生する。
伝送路を一巡して帰ってくる時間が正確に決まっていれ
ば、上記タイミングの誤差は発生しないので誤りのない
データ処理が行えるわけであるが、一巡時間にある程度
のゆらぎが生じるとアドレスが競合することがあり、帰
ってきたフレームが正しく把握できず、データの読取り
エラーが発生する。
【０００４】このことを図面により説明すれば、図２、
図３のようになる。図２はループ状の伝送路およびこの
伝送路に設けられたマスターＭ、および複数のスレーブ
ステーション（以下「スレーブ」という）Ｓ１，Ｓ２，
Ｓ３，Ｓ４ を示す。各ステーションには同期信号を発
生するクロックＣＬＫが備えられている。図３は、フレ
ーム相互の時間関係を示す図であり、マスターＭから出
るフレームを同図（ａ） に、一巡してマスターＭに帰
ってくるフレームを同図（ｂ），（ｃ） に示す。通常
、マスターＭから出るフレームとマスターＭに帰ってく
るフレームとの間には時間のゆらぎΔＴが発生していて
このゆらぎΔＴが同図（ｃ） に示すようにしきい値Δ
Ｔｃ 外ならば、データは正しく再現できるが同図（ｂ
） に示すように時間のゆらぎΔＴがしきい値ΔＴｃ
に入ると、データが他のフレームに乗ってしまいエラー
となる。
図３のようになる。図２はループ状の伝送路およびこの
伝送路に設けられたマスターＭ、および複数のスレーブ
ステーション（以下「スレーブ」という）Ｓ１，Ｓ２，
Ｓ３，Ｓ４ を示す。各ステーションには同期信号を発
生するクロックＣＬＫが備えられている。図３は、フレ
ーム相互の時間関係を示す図であり、マスターＭから出
るフレームを同図（ａ） に、一巡してマスターＭに帰
ってくるフレームを同図（ｂ），（ｃ） に示す。通常
、マスターＭから出るフレームとマスターＭに帰ってく
るフレームとの間には時間のゆらぎΔＴが発生していて
このゆらぎΔＴが同図（ｃ） に示すようにしきい値Δ
Ｔｃ 外ならば、データは正しく再現できるが同図（ｂ
） に示すように時間のゆらぎΔＴがしきい値ΔＴｃ
に入ると、データが他のフレームに乗ってしまいエラー
となる。
【０００５】そこで、本発明は、上記のようにしきい値
に入ってしまうゆらぎがあっても、常に正しくデータを
読み取ることのできるデータ受信タイミングの補正装置
を提供することを目的とするものである。
に入ってしまうゆらぎがあっても、常に正しくデータを
読み取ることのできるデータ受信タイミングの補正装置
を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めの本発明のデータの受信タイミング補正装置は、一巡
して帰ってきたディジタル信号に対して一定時間の遅延
をかける遅延手段と、この遅延手段により遅延されたデ
ィジタル信号と、遅延をかける前のディジタル信号とを
切替える切替手段と、切替手段によって選別されたいず
れかのディジタル信号により構成されるフレームと自局
から送信されるディジタル信号によって構成されるフレ
ームとの時間差を比較するタイミング比較手段と、タイ
ミング比較手段により比較された結果に基づいて上記切
替手段の切替を行う切替制御手段とを有するものである
。
めの本発明のデータの受信タイミング補正装置は、一巡
して帰ってきたディジタル信号に対して一定時間の遅延
をかける遅延手段と、この遅延手段により遅延されたデ
ィジタル信号と、遅延をかける前のディジタル信号とを
切替える切替手段と、切替手段によって選別されたいず
れかのディジタル信号により構成されるフレームと自局
から送信されるディジタル信号によって構成されるフレ
ームとの時間差を比較するタイミング比較手段と、タイ
ミング比較手段により比較された結果に基づいて上記切
替手段の切替を行う切替制御手段とを有するものである
。
【０００７】
【作用】上記の構成のデータの受信タイミング補正装置
によれば、ディジタル信号が時間のゆらぎなく一巡して
帰ってきた場合、帰ってきたディジタル信号により構成
されるフレームと自局から送信されるディジタル信号に
よって構成されるフレームとのタイミングは一致してい
るので、切替制御手段は、切替手段を遅延のない状態、
または遅延のある状態にすることができ、そのままデー
タを正確に読み取ることができる。
によれば、ディジタル信号が時間のゆらぎなく一巡して
帰ってきた場合、帰ってきたディジタル信号により構成
されるフレームと自局から送信されるディジタル信号に
よって構成されるフレームとのタイミングは一致してい
るので、切替制御手段は、切替手段を遅延のない状態、
または遅延のある状態にすることができ、そのままデー
タを正確に読み取ることができる。
【０００８】また、帰ってきたディジタル信号に時間的
ゆらぎがあった場合（各ステーションが独立同期方式を
採用しているので、多少のゆらぎは発生するのが通常で
ある。）、比較手段は、帰ってきたディジタル信号によ
り構成されるフレームと自局から送信されるディジタル
信号によって構成されるフレームとの時間差の不適合を
見出だすので、切替制御手段は、切替手段を遅延状態に
切替えたり、遅延のない状態に切替えたりすることがで
きる。したがって、帰ってきたディジタル信号に含まれ
ているゆらぎを切替操作でアドレスの競合が発生しない
タイミングにずらすことにより、データ処理を行うこと
ができるので、データの読取りエラーを防ぐことができ
るようになる。
ゆらぎがあった場合（各ステーションが独立同期方式を
採用しているので、多少のゆらぎは発生するのが通常で
ある。）、比較手段は、帰ってきたディジタル信号によ
り構成されるフレームと自局から送信されるディジタル
信号によって構成されるフレームとの時間差の不適合を
見出だすので、切替制御手段は、切替手段を遅延状態に
切替えたり、遅延のない状態に切替えたりすることがで
きる。したがって、帰ってきたディジタル信号に含まれ
ているゆらぎを切替操作でアドレスの競合が発生しない
タイミングにずらすことにより、データ処理を行うこと
ができるので、データの読取りエラーを防ぐことができ
るようになる。
【０００９】
【実施例】以下実施例を示す添付図面によって詳細に説
明する。１番目の実施例は、マスタの遅延手段をシフト
レジスタで構成したものであり、マスタは、図１に示す
ように、スレーブから入力される光信号を検出する光検
出器１と、検出された電気信号に対して一定時間の遅延
（この遅延時間は、想定される時間のゆらぎに対しては
大きく、１フレーム時間に対しては十分小さい。例えば
２０ｂｉｔ 程度の遅延）をかけるシフトレジスタ２と
、このシフトレジスタ２により遅延された電気信号と、
遅延をかける前の電気信号とを切替えるセレクタ３と、
セレクタ３の出力信号をシリアル／パラレル変換する受
信部４と、受信部４の出力信号を一定時間蓄えている先
入れ先出し形のバッファメモリ５と、バッファメモリ５
から出力された内容をパラレル／シリアル変換する送信
部６と、送信部６の出力信号を光信号に変換して次のス
レーブに送り出す光変換器７とを有し、さらに、セレク
タ３によって切替えられたいずれかの電気信号により構
成されるフレームと自局から送信されるディジタル信号
によって構成されるフレームとの時間差を比較し、比較
結果に基づいて上記セレクタ３に切替を行わせるタイミ
ングエラー検出部８を有する。
明する。１番目の実施例は、マスタの遅延手段をシフト
レジスタで構成したものであり、マスタは、図１に示す
ように、スレーブから入力される光信号を検出する光検
出器１と、検出された電気信号に対して一定時間の遅延
（この遅延時間は、想定される時間のゆらぎに対しては
大きく、１フレーム時間に対しては十分小さい。例えば
２０ｂｉｔ 程度の遅延）をかけるシフトレジスタ２と
、このシフトレジスタ２により遅延された電気信号と、
遅延をかける前の電気信号とを切替えるセレクタ３と、
セレクタ３の出力信号をシリアル／パラレル変換する受
信部４と、受信部４の出力信号を一定時間蓄えている先
入れ先出し形のバッファメモリ５と、バッファメモリ５
から出力された内容をパラレル／シリアル変換する送信
部６と、送信部６の出力信号を光信号に変換して次のス
レーブに送り出す光変換器７とを有し、さらに、セレク
タ３によって切替えられたいずれかの電気信号により構
成されるフレームと自局から送信されるディジタル信号
によって構成されるフレームとの時間差を比較し、比較
結果に基づいて上記セレクタ３に切替を行わせるタイミ
ングエラー検出部８を有する。
【００１０】光検出器１には、通常のフォトダイオード
（ＰＤ）、光変換器７には発光ダイオード（ＬＥＤ）等
が用いられる。シフトレジスタ２、受信部４、送信部６
、バッファメモリ５には、ＭＯＳ−ＲＡＭ、ＣＣＤ等が
用いられ、セレクタ３にはフリップフロップ等が用いら
れる。タイミングエラー検出部８は、両フレームの時間
差を見るもので、具体的には、セレクタ３から出力され
る電気信号により構成される符号に含まれるヘッダ（フ
レームの頭を示す部分）を取り出し、マスタ内蔵のクロ
ック（図示せず）により特定される送信フレームの頭の
部分との時間差を測定して、それが所定のしきい値〓Ｔ
ｃ よりも多いか少ないかで判断してもよいし、あるい
はセレクタ３から出力される電気信号により構成される
符号を、マスタ内蔵のクロック（図示せず）を用いて解
読した場合にエラーが出るかどうかで判定するものでも
よい。
（ＰＤ）、光変換器７には発光ダイオード（ＬＥＤ）等
が用いられる。シフトレジスタ２、受信部４、送信部６
、バッファメモリ５には、ＭＯＳ−ＲＡＭ、ＣＣＤ等が
用いられ、セレクタ３にはフリップフロップ等が用いら
れる。タイミングエラー検出部８は、両フレームの時間
差を見るもので、具体的には、セレクタ３から出力され
る電気信号により構成される符号に含まれるヘッダ（フ
レームの頭を示す部分）を取り出し、マスタ内蔵のクロ
ック（図示せず）により特定される送信フレームの頭の
部分との時間差を測定して、それが所定のしきい値〓Ｔ
ｃ よりも多いか少ないかで判断してもよいし、あるい
はセレクタ３から出力される電気信号により構成される
符号を、マスタ内蔵のクロック（図示せず）を用いて解
読した場合にエラーが出るかどうかで判定するものでも
よい。
【００１１】タイミングエラー検出部８は、上記のよう
に時間差がしきい値〓Ｔｃ よりも少ないと判断した場
合、あるいはエラーが出た場合、そのことを示す論理符
号をセレクタ３に送り、シフトレジスタ２により遅延さ
れた電気信号と、遅延をかける前の電気信号とを切替え
させる。この結果、マスタに帰ってきたフレームに時間
的ゆらぎがあって送信タイミングと一致しないおそれが
あるときでも、セレクタ３を切替えてシフトレジスタ２
により遅延させたり、シフトレジスタ２による遅延を外
したりすることにより、この不適合を防ぐことができる
。
に時間差がしきい値〓Ｔｃ よりも少ないと判断した場
合、あるいはエラーが出た場合、そのことを示す論理符
号をセレクタ３に送り、シフトレジスタ２により遅延さ
れた電気信号と、遅延をかける前の電気信号とを切替え
させる。この結果、マスタに帰ってきたフレームに時間
的ゆらぎがあって送信タイミングと一致しないおそれが
あるときでも、セレクタ３を切替えてシフトレジスタ２
により遅延させたり、シフトレジスタ２による遅延を外
したりすることにより、この不適合を防ぐことができる
。
【００１２】もちろんタイミングエラー検出部８が上記
のような判定をしなかった場合、セレクタ３の切替は行
わない。２番目の実施例は、マスタの遅延手段を長距離
光ファイバで構成したものであり、図４に示すように、
前のスレーブからの光信号を光分岐器１１で分割し、一
方はそのまま光検出器１３に送り、他方は長距離光ファ
イバ１２を通して遅延を与えて光検出器１４に送り、両
光検出器１３，１４の出力をセレクタ３に接続する構成
である。他の部分で図１と同一符号を付したものは、１
番目の実施例と同一の働きをするものであり、説明は省
略する。
のような判定をしなかった場合、セレクタ３の切替は行
わない。２番目の実施例は、マスタの遅延手段を長距離
光ファイバで構成したものであり、図４に示すように、
前のスレーブからの光信号を光分岐器１１で分割し、一
方はそのまま光検出器１３に送り、他方は長距離光ファ
イバ１２を通して遅延を与えて光検出器１４に送り、両
光検出器１３，１４の出力をセレクタ３に接続する構成
である。他の部分で図１と同一符号を付したものは、１
番目の実施例と同一の働きをするものであり、説明は省
略する。
【００１３】したがって、この２番目の実施例は、１番
目の実施例と比べてシフトレジスタの代わりに光ファイ
バにより遅延を実現した点が相違するのみであり、１番
目の実施例と同じく、マスタに帰ってきたフレームに時
間的ゆらぎがあって、送信タイミングと一致しないおそ
れがあるときでも、セレクタ３を切替えて光ファイバ１
２により遅延させたり、光ファイバ１２による遅延を外
したりすることにより、この不適合を防ぐことができ、
正しい信号を再現することができる。
目の実施例と比べてシフトレジスタの代わりに光ファイ
バにより遅延を実現した点が相違するのみであり、１番
目の実施例と同じく、マスタに帰ってきたフレームに時
間的ゆらぎがあって、送信タイミングと一致しないおそ
れがあるときでも、セレクタ３を切替えて光ファイバ１
２により遅延させたり、光ファイバ１２による遅延を外
したりすることにより、この不適合を防ぐことができ、
正しい信号を再現することができる。
【００１４】
【発明の効果】以上のように、本発明のデータの受信タ
イミング補正装置によれば、一巡して帰ってきたディジ
タル信号に時間的ゆらぎが発生していれば、一定時間の
遅延をかけたり、かけなかったりすることにより、この
ゆらぎの影響から逃げることができるので、常に、デー
タを正確に読み取ることができ、確実なデータ伝送をす
ることができるようになる。
イミング補正装置によれば、一巡して帰ってきたディジ
タル信号に時間的ゆらぎが発生していれば、一定時間の
遅延をかけたり、かけなかったりすることにより、この
ゆらぎの影響から逃げることができるので、常に、デー
タを正確に読み取ることができ、確実なデータ伝送をす
ることができるようになる。
【図１】１番目の実施例を示すマスタ内部のブロック図
である。
である。
【図２】ループ伝送路の概略構成図である。
【図３】送受信フレーム間の関係を示す図である。
【図４】２番目の実施例を示すマスタ内部のブロック図
である。
である。
２ シフトレジスタ
３ セレクタ
４ 受信部
６ 送信部
８ タイミングエラー検出部
１２ 遅延光ファイバ
Claims (1)
- 【請求項１】ディジタル信号をループ状に伝送する伝送
路の途中に設けられている各ステーションが独立同期方
式を採用している場合に、上記ディジタル信号によって
構成される各フレームが一巡する間に生じた時間的ゆら
ぎによるデータの読取りエラーを防ぐために設けられる
データの受信タイミング補正装置であって、一巡して帰
ってきたディジタル信号に対して一定時間の遅延をかけ
る遅延手段と、この遅延手段により遅延されたディジタ
ル信号と、遅延をかける前のディジタル信号とを切替え
る切替手段と、切替手段によって切替えられたいずれか
のディジタル信号により構成されるフレームと自局から
送信されるディジタル信号によって構成されるフレーム
との時間差を比較するタイミング比較手段と、タイミン
グ比較手段により比較された結果に基づいて上記切替手
段に切替を行わせる切替制御手段とを有することを特徴
とするデータの受信タイミング補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2401856A JPH04215341A (ja) | 1990-12-13 | 1990-12-13 | データの受信タイミング補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2401856A JPH04215341A (ja) | 1990-12-13 | 1990-12-13 | データの受信タイミング補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04215341A true JPH04215341A (ja) | 1992-08-06 |
Family
ID=18511679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2401856A Pending JPH04215341A (ja) | 1990-12-13 | 1990-12-13 | データの受信タイミング補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04215341A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116491A (ja) * | 2005-10-21 | 2007-05-10 | Kyosan Electric Mfg Co Ltd | 中継ノードおよび伝送システム |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61245731A (ja) * | 1985-04-24 | 1986-11-01 | Shinko Electric Co Ltd | 同期補正回路 |
| JPS6218152A (ja) * | 1985-07-17 | 1987-01-27 | Nec Corp | デイジタル多重ル−プネツトワ−クにおける伝搬時間調整方法及び装置 |
| JPS6245247A (ja) * | 1985-08-23 | 1987-02-27 | Nec Corp | ル−プ遅延補正方式 |
| JPS6318844A (ja) * | 1986-07-11 | 1988-01-26 | Nec Corp | ル−プ式デ−タ伝送システムの自動遅延補正回路 |
-
1990
- 1990-12-13 JP JP2401856A patent/JPH04215341A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61245731A (ja) * | 1985-04-24 | 1986-11-01 | Shinko Electric Co Ltd | 同期補正回路 |
| JPS6218152A (ja) * | 1985-07-17 | 1987-01-27 | Nec Corp | デイジタル多重ル−プネツトワ−クにおける伝搬時間調整方法及び装置 |
| JPS6245247A (ja) * | 1985-08-23 | 1987-02-27 | Nec Corp | ル−プ遅延補正方式 |
| JPS6318844A (ja) * | 1986-07-11 | 1988-01-26 | Nec Corp | ル−プ式デ−タ伝送システムの自動遅延補正回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116491A (ja) * | 2005-10-21 | 2007-05-10 | Kyosan Electric Mfg Co Ltd | 中継ノードおよび伝送システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4920535A (en) | Demultiplexer system | |
| US4554673A (en) | Sequential data transmission system with resynchronization | |
| US4779261A (en) | Loop network | |
| JPH0750683A (ja) | 通信ネットワークと周波数同期確立方法 | |
| US20020018492A1 (en) | Transmission method and transmission system as well as communications device | |
| KR100976290B1 (ko) | 버스 스테이션 회로, 다수의 버스 스테이션 회로를 포함하는 전자 시스템, 버스 스테이션 회로의 동작 방법 및 메시지 전송 방법 | |
| US20100011265A1 (en) | Integrated circuit chip and circuit network | |
| US5619532A (en) | Digital communication system | |
| EP0393952B1 (en) | Apparatus and method for proper decoding in an encoder/decoder | |
| JPH04215341A (ja) | データの受信タイミング補正装置 | |
| JP3031249B2 (ja) | 並列データ位相同期回路 | |
| JP3920261B2 (ja) | フレーム同期装置および光送受信器 | |
| US20020085570A1 (en) | Frame communication system | |
| RU2043652C1 (ru) | Устройство для сопряжения эвм с каналом связи | |
| JPH0320181B2 (ja) | ||
| JP2010239313A (ja) | 半２重−全２重変換装置 | |
| US5309475A (en) | Data interchange network | |
| US7292667B1 (en) | Method and system for transmitting synchronization information with data | |
| JP2001060977A (ja) | 伝送システム | |
| JP3070546B2 (ja) | 警報転送回路 | |
| JPH0669937A (ja) | ループ型伝送路における遅延時間差補正方法および装置 | |
| US20030103574A1 (en) | Data transmission system and data transmitter/receiver for use therein, and method thereof | |
| JP3044096B2 (ja) | データ乗換回路 | |
| JP3187303B2 (ja) | データ通信システム | |
| JPS601952A (ja) | 周波数同期方式 |