JPH04216156A - Ｉ／ｏアクセス方式 - Google Patents
Ｉ／ｏアクセス方式Info
- Publication number
- JPH04216156A JPH04216156A JP2402883A JP40288390A JPH04216156A JP H04216156 A JPH04216156 A JP H04216156A JP 2402883 A JP2402883 A JP 2402883A JP 40288390 A JP40288390 A JP 40288390A JP H04216156 A JPH04216156 A JP H04216156A
- Authority
- JP
- Japan
- Prior art keywords
- access
- nmi
- routine
- program
- stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
・システムにおけるＩ／Ｏ（入出力装置）アクセス方式
に関する。マイクロコンピュータ・システムにおいては
、信頼性向上の目的から、一過性の障害でシステムが停
止しないことが要求される。したがって、一過性のＩ／
Ｏ障害が発生しても、システム全体の停止に至らないＩ
／Ｏアクセス方式が必要である。
・システムにおけるＩ／Ｏ（入出力装置）アクセス方式
に関する。マイクロコンピュータ・システムにおいては
、信頼性向上の目的から、一過性の障害でシステムが停
止しないことが要求される。したがって、一過性のＩ／
Ｏ障害が発生しても、システム全体の停止に至らないＩ
／Ｏアクセス方式が必要である。
【０００２】また、ハードウェアとソフトウェアを同時
に開発している時に、ハードウェアの完成前にハードウ
ェアなしのソフトウェアテストを実行したり、障害解析
時に必要なＩ／Ｏアクセストレースがソフトウェアの改
造なしに実行できるＩ／Ｏアクセスルーチンが必要とな
っている。
に開発している時に、ハードウェアの完成前にハードウ
ェアなしのソフトウェアテストを実行したり、障害解析
時に必要なＩ／Ｏアクセストレースがソフトウェアの改
造なしに実行できるＩ／Ｏアクセスルーチンが必要とな
っている。
【０００３】
【従来の技術】従来のマイクロコンピュータ・システム
においては、Ｉ／Ｏアクセス時にハードウェア障害、ハ
ードウェア未実装、ノイズによる確認信号（ＡＣＫ信号
）の喪失等でＩ／Ｏへのアクセスが完了しない場合、中
央処理装置（ＣＰＵ）のバス監視機構によってオーバー
タイム（ＯＶＴ）が発生する。通常、Ｉ／Ｏアクセスの
ＯＶＴは重障害であるため、ＮＭＩ（マスク不可能割込
み；ＮｏｎＭａｓｋａｂｌｅ Ｉｎｔｅｒｒｕｐｔ ）
としてソフトウェアに通知され、ソフトウェアはシステ
ムダウンや、初期化等の対処を行う。また、ソフトウェ
アテストを行おうとする時にハードウェアが未だ完成し
ていない場合、ソフトウェアテストによりハードウエア
にアクセスすると、上記のＯＶＴが発生してしまうので
、ソフトウェア中のハードウェアへのＩ／Ｏアクセス部
分を実行しないようにプログラムを修正したり、Ｉ／Ｏ
アクセス部分を他のサブルーチンに変更して、擬似的に
Ｉ／Ｏアクセスを行ったりしている。
においては、Ｉ／Ｏアクセス時にハードウェア障害、ハ
ードウェア未実装、ノイズによる確認信号（ＡＣＫ信号
）の喪失等でＩ／Ｏへのアクセスが完了しない場合、中
央処理装置（ＣＰＵ）のバス監視機構によってオーバー
タイム（ＯＶＴ）が発生する。通常、Ｉ／Ｏアクセスの
ＯＶＴは重障害であるため、ＮＭＩ（マスク不可能割込
み；ＮｏｎＭａｓｋａｂｌｅ Ｉｎｔｅｒｒｕｐｔ ）
としてソフトウェアに通知され、ソフトウェアはシステ
ムダウンや、初期化等の対処を行う。また、ソフトウェ
アテストを行おうとする時にハードウェアが未だ完成し
ていない場合、ソフトウェアテストによりハードウエア
にアクセスすると、上記のＯＶＴが発生してしまうので
、ソフトウェア中のハードウェアへのＩ／Ｏアクセス部
分を実行しないようにプログラムを修正したり、Ｉ／Ｏ
アクセス部分を他のサブルーチンに変更して、擬似的に
Ｉ／Ｏアクセスを行ったりしている。
【０００４】
【発明が解決しようとする課題】従って、従来のＩ／Ｏ
アクセス方式では、一過性のノイズ等でＩ／Ｏアクセス
によるＯＶＴが発生しても、発生させたプログラムに処
理が復帰せず、システムダウンや初期設定に至るので、
リトライや詳細なアラーム発報を行うことができず、処
理を継続することもできなかった。また、ハードウェア
なしのテストを行う為にはソフトウェアを改造する必要
が生じていた。
アクセス方式では、一過性のノイズ等でＩ／Ｏアクセス
によるＯＶＴが発生しても、発生させたプログラムに処
理が復帰せず、システムダウンや初期設定に至るので、
リトライや詳細なアラーム発報を行うことができず、処
理を継続することもできなかった。また、ハードウェア
なしのテストを行う為にはソフトウェアを改造する必要
が生じていた。
【０００５】本発明は、Ｉ／ＯアクセスにおいてＯＶＴ
が発生しても、アクセスしたプログラムにＩ／Ｏアクセ
スの異常が通知されることに留まり、システム全体への
直接的な影響が発生しないようにするＩ／Ｏアクセス方
式を提供することを目的とする。本発明はまた、ソフト
ウェアの改造なしに、ハードウェアなしのテストや、Ｉ
／Ｏアクセスのトレース採取が行えるＩ／Ｏアクセスル
ーチンを提供することを目的にしている。
が発生しても、アクセスしたプログラムにＩ／Ｏアクセ
スの異常が通知されることに留まり、システム全体への
直接的な影響が発生しないようにするＩ／Ｏアクセス方
式を提供することを目的とする。本発明はまた、ソフト
ウェアの改造なしに、ハードウェアなしのテストや、Ｉ
／Ｏアクセスのトレース採取が行えるＩ／Ｏアクセスル
ーチンを提供することを目的にしている。
【０００６】
【課題を解決するための手段】図１は、本発明の原理説
明ブロック図である。図中、本発明によるマイクロコン
ピュータ・システムは、中央処理装置（ＣＰＵ）１と、
この中央処理装置１により制御されるメモリ２とを具備
している。メモリ２は、入出力装置であるアダプタ３に
Ｉ／Ｏアクセスを行うＩ／Ｏアクセスプログラム（Ａ）
４と、マスク不可能割り込み（ＮＭＩ）が発生したとき
に実行されるＮＭＩルーチン（Ｂ）５と、マスク不可能
割り込み発生時のＩ／Ｏアクセスプログラム４のアドレ
スを格納するスタック６とを具備する。
明ブロック図である。図中、本発明によるマイクロコン
ピュータ・システムは、中央処理装置（ＣＰＵ）１と、
この中央処理装置１により制御されるメモリ２とを具備
している。メモリ２は、入出力装置であるアダプタ３に
Ｉ／Ｏアクセスを行うＩ／Ｏアクセスプログラム（Ａ）
４と、マスク不可能割り込み（ＮＭＩ）が発生したとき
に実行されるＮＭＩルーチン（Ｂ）５と、マスク不可能
割り込み発生時のＩ／Ｏアクセスプログラム４のアドレ
スを格納するスタック６とを具備する。
【０００７】中央処理装置１は、Ｉ／Ｏアクセスプログ
ラム４の実行中にＩ／Ｏアクセスが所定時間内に完了し
ないことによるオーバタイムを検出すると、Ｉ／Ｏアク
セスプログラム４からＮＭＩルーチン５に制御を移行す
るとともに、マスク不可能割り込み発生時のＩ／Ｏアク
セスプログラム４のアドレスをスタック６に格納する。
ラム４の実行中にＩ／Ｏアクセスが所定時間内に完了し
ないことによるオーバタイムを検出すると、Ｉ／Ｏアク
セスプログラム４からＮＭＩルーチン５に制御を移行す
るとともに、マスク不可能割り込み発生時のＩ／Ｏアク
セスプログラム４のアドレスをスタック６に格納する。
【０００８】Ｉ／Ｏアクセスプログラム４は、Ｉ／Ｏア
クセス時に復帰依頼フラグ（ａ）７を設定し、中央処理
装置１はＮＭＩルーチン５の実行開始時に復帰依頼フラ
グ７を検出するとＮＭＩルーチン５からＩ／Ｏアクセス
プログラム４のスタック６に格納されているアドレスに
制御を復帰させる。ＮＭＩルーチン５は、ＮＭＩルーチ
ン５の実行開始後に復帰依頼フラグ７を検出するとＮＭ
Ｉフラグ８を設定し、Ｉ／Ｏアクセスプログラム４は、
ＮＭＩルーチンからの復帰後にＮＭＩフラグを検出する
ことにより、一過性のハード障害の発生を認識して、対
応する処理を実行することが好ましい。
クセス時に復帰依頼フラグ（ａ）７を設定し、中央処理
装置１はＮＭＩルーチン５の実行開始時に復帰依頼フラ
グ７を検出するとＮＭＩルーチン５からＩ／Ｏアクセス
プログラム４のスタック６に格納されているアドレスに
制御を復帰させる。ＮＭＩルーチン５は、ＮＭＩルーチ
ン５の実行開始後に復帰依頼フラグ７を検出するとＮＭ
Ｉフラグ８を設定し、Ｉ／Ｏアクセスプログラム４は、
ＮＭＩルーチンからの復帰後にＮＭＩフラグを検出する
ことにより、一過性のハード障害の発生を認識して、対
応する処理を実行することが好ましい。
【０００９】Ｉ／Ｏアクセスプログラム４は、Ｉ／Ｏア
クセス実行結果のトレース採取、メモリ２上への擬似出
力、メモリ２からの擬似入力、および異常時の最新値代
替入力の少なくとも１つの機能を具備することが好まし
い。
クセス実行結果のトレース採取、メモリ２上への擬似出
力、メモリ２からの擬似入力、および異常時の最新値代
替入力の少なくとも１つの機能を具備することが好まし
い。
【００１０】
【作用】図２は本発明によるＩ／Ｏアクセスプログラム
のフローチャートであり、図３は本発明によるＮＭＩル
ーチンのフローチャートである。図１から図３において
、本発明では、Ｉ／Ｏアクセスプログラム４は、入出力
装置であるアダプタ３にアクセスする場合には、ＮＭＩ
が発生してＮＭＩルーチン５の実行開始後にＮＭＩルー
チン５からＩ／Ｏアクセスプログラム４に復帰されるよ
うに、復帰依頼フラグ７に“１”をセットしてから実際
にＩ／Ｏにアクセスする（ステップ２１）。
のフローチャートであり、図３は本発明によるＮＭＩル
ーチンのフローチャートである。図１から図３において
、本発明では、Ｉ／Ｏアクセスプログラム４は、入出力
装置であるアダプタ３にアクセスする場合には、ＮＭＩ
が発生してＮＭＩルーチン５の実行開始後にＮＭＩルー
チン５からＩ／Ｏアクセスプログラム４に復帰されるよ
うに、復帰依頼フラグ７に“１”をセットしてから実際
にＩ／Ｏにアクセスする（ステップ２１）。
【００１１】Ｉ／Ｏアクセスを行うと、ＣＰＵ１は一定
時間アダプタからのＡＣＫ信号を監視し、ＯＶＴ（オー
バータイム）を検出すると、ＮＭＩを発生させる。ＮＭ
Ｉが発生するとスタック６に実行中だったＩ／Ｏアクセ
スプログラム４の該当アドレスが格納され、ＮＭＩルー
チン５に制御権が移行する。ＮＭＩルーチン５では、割
り込み要求信号のリセット等のＮＭＩ処理（ステップ３
１）後に、復帰依頼フラグ７をチェックして（ステップ
３２）、“１”であればＮＭＩ発生フラグをセット（ス
テップ３３）し、次いでスタック６から復帰アドレスを
求めて（ステップ３４）Ｉ／Ｏアクセスプログラム４の
上記ＮＭＩ発生時の次の命令に復帰する（ステップ３５
）。
時間アダプタからのＡＣＫ信号を監視し、ＯＶＴ（オー
バータイム）を検出すると、ＮＭＩを発生させる。ＮＭ
Ｉが発生するとスタック６に実行中だったＩ／Ｏアクセ
スプログラム４の該当アドレスが格納され、ＮＭＩルー
チン５に制御権が移行する。ＮＭＩルーチン５では、割
り込み要求信号のリセット等のＮＭＩ処理（ステップ３
１）後に、復帰依頼フラグ７をチェックして（ステップ
３２）、“１”であればＮＭＩ発生フラグをセット（ス
テップ３３）し、次いでスタック６から復帰アドレスを
求めて（ステップ３４）Ｉ／Ｏアクセスプログラム４の
上記ＮＭＩ発生時の次の命令に復帰する（ステップ３５
）。
【００１２】ステップ３２で復帰依頼フラグ７が“１”
でない場合は、ＮＭＩ発生時に復帰することに対処して
いない他のプログラムが発生させたＮＭＩであるので、
ＮＭＩルーチン５はシステムをダウンさせたり初期設定
（システムリセット）を行う（ステップ３６）。Ｉ／Ｏ
アクセスプログラム４では、Ｉ／Ｏアクセスからの復帰
後、ＮＭＩ発生フラグ８をチェックして（ステップ２３
）、“１”であれば、ＮＭＩ発生を認識し、一過性のハ
ード障害に対する対策としてリトライを行ったり、外部
へのアラーム発報を行ったり（ステップ２４）、Ｉ／Ｏ
を一時的に使わないようにする縮退等をおこなった後で
処理を継続する。また、ＮＭＩ発生フラグが“１”でな
い場合は、Ｉ／Ｏアクセスは正常に行われたと判断して
、正常な処理を続行する（ステップ２５）。
でない場合は、ＮＭＩ発生時に復帰することに対処して
いない他のプログラムが発生させたＮＭＩであるので、
ＮＭＩルーチン５はシステムをダウンさせたり初期設定
（システムリセット）を行う（ステップ３６）。Ｉ／Ｏ
アクセスプログラム４では、Ｉ／Ｏアクセスからの復帰
後、ＮＭＩ発生フラグ８をチェックして（ステップ２３
）、“１”であれば、ＮＭＩ発生を認識し、一過性のハ
ード障害に対する対策としてリトライを行ったり、外部
へのアラーム発報を行ったり（ステップ２４）、Ｉ／Ｏ
を一時的に使わないようにする縮退等をおこなった後で
処理を継続する。また、ＮＭＩ発生フラグが“１”でな
い場合は、Ｉ／Ｏアクセスは正常に行われたと判断して
、正常な処理を続行する（ステップ２５）。
【００１３】このように、本発明のＩ／Ｏアクセス方式
を用いれば、Ｉ／ＯのＯＶＴが発生した場合も、ＯＶＴ
に対処した上で、処理を続行することができる。
を用いれば、Ｉ／ＯのＯＶＴが発生した場合も、ＯＶＴ
に対処した上で、処理を続行することができる。
【００１４】
【実施例】図４は本発明の一実施例の構成図である。図
中、図１で示したものと同一のものは同一の記号で示し
てある。３１は本発明の実施例により付加されたＩ／Ｏ
アクセスルーチン（Ｄ）であり、上記の本発明のＩ／Ｏ
アクセス方式、およびその他の拡張機能を一つにまとめ
てＩ／Ｏアクセスルーチンとしたものである。Ｉ／Ｏア
クセスプログラム４はＩ／Ｏに入出力をする場合は必ず
、このＩ／Ｏアクセスルーチン３１を使用する。また、
復帰依頼フラグ７の設定およびＮＭＩ発生フラグ８のチ
ェック等は本実施例においては、Ｉ／Ｏアクセスルーチ
ン３１が行うので、Ｉ／Ｏアクセスプログラム４は単に
Ｉ／Ｏアクセスルーチン３１を起動するだけでよい。
中、図１で示したものと同一のものは同一の記号で示し
てある。３１は本発明の実施例により付加されたＩ／Ｏ
アクセスルーチン（Ｄ）であり、上記の本発明のＩ／Ｏ
アクセス方式、およびその他の拡張機能を一つにまとめ
てＩ／Ｏアクセスルーチンとしたものである。Ｉ／Ｏア
クセスプログラム４はＩ／Ｏに入出力をする場合は必ず
、このＩ／Ｏアクセスルーチン３１を使用する。また、
復帰依頼フラグ７の設定およびＮＭＩ発生フラグ８のチ
ェック等は本実施例においては、Ｉ／Ｏアクセスルーチ
ン３１が行うので、Ｉ／Ｏアクセスプログラム４は単に
Ｉ／Ｏアクセスルーチン３１を起動するだけでよい。
【００１５】本実施例では、さらに、この機能を拡張し
て、Ｉ／Ｏアクセスに関する以下の機能を実現している
。各機能はＩ／Ｏアクセスルーチン３１のどの機能を用
いるかを指定するパラメタで指定して選択する。■はＯ
ＶＴ検出機能であり、上述した本発明の直接的な利用で
ある。即ち、■によってＯＶＴの発生をアクセスルーチ
ンの復帰コードとして通知する。
て、Ｉ／Ｏアクセスに関する以下の機能を実現している
。各機能はＩ／Ｏアクセスルーチン３１のどの機能を用
いるかを指定するパラメタで指定して選択する。■はＯ
ＶＴ検出機能であり、上述した本発明の直接的な利用で
ある。即ち、■によってＯＶＴの発生をアクセスルーチ
ンの復帰コードとして通知する。
【００１６】■は疑似入力であり、Ｉ／Ｏアクセスを行
うと、ハードウエアからの実入力は行わず、テーブル３
２内の指定したＩ／Ｏアドレスの位置に予め設定された
値が入力値としてＣＰＵ１に通知される。■は上記の逆
の機能であり、ＣＰＵ１からＩ／Ｏへの出力を行おうと
するとハードウエアへの実出力は行われず、テーブル３
３内の該当する位置に値が設定される。この■、■の機
能を使用すれば、ハードウェアが未開発のときでもハー
ドウエアなしで、一連のＩ／Ｏアクセスを含むソフトウ
ェアのテストが行える。
うと、ハードウエアからの実入力は行わず、テーブル３
２内の指定したＩ／Ｏアドレスの位置に予め設定された
値が入力値としてＣＰＵ１に通知される。■は上記の逆
の機能であり、ＣＰＵ１からＩ／Ｏへの出力を行おうと
するとハードウエアへの実出力は行われず、テーブル３
３内の該当する位置に値が設定される。この■、■の機
能を使用すれば、ハードウェアが未開発のときでもハー
ドウエアなしで、一連のＩ／Ｏアクセスを含むソフトウ
ェアのテストが行える。
【００１７】■は、■と■とを組み合わせた機能であり
、Ｉ／Ｏより実入力をする毎に入力値で最新値テーブル
３４の内容を更新しておき、ＯＶＴ発生時は入力データ
として最新値テーブル３４に設定された最新の入力値を
ＯＶＴ発生時の値の代わりにＣＰＵ１に通知する。■は
Ｉ／Ｏアクセスのトレース機能であり、Ｉ／Ｏアクセス
を行う毎に、指定されたＩ／Ｏアクセスと実入出力値を
トレースバッファ領域に順番に設定していく。
、Ｉ／Ｏより実入力をする毎に入力値で最新値テーブル
３４の内容を更新しておき、ＯＶＴ発生時は入力データ
として最新値テーブル３４に設定された最新の入力値を
ＯＶＴ発生時の値の代わりにＣＰＵ１に通知する。■は
Ｉ／Ｏアクセスのトレース機能であり、Ｉ／Ｏアクセス
を行う毎に、指定されたＩ／Ｏアクセスと実入出力値を
トレースバッファ領域に順番に設定していく。
【００１８】これらにより、Ｉ／ＯのＯＶＴ発生時の継
続処理、ハードウェアなしのソフトウェアテスト、Ｉ／
Ｏの障害中の最新値の代替通知、およびＩ／Ｏ実行結果
のトレースが一つのルーチンを呼び出すことで実現でき
る。
続処理、ハードウェアなしのソフトウェアテスト、Ｉ／
Ｏの障害中の最新値の代替通知、およびＩ／Ｏ実行結果
のトレースが一つのルーチンを呼び出すことで実現でき
る。
【００１９】
【発明の効果】以上説明した様に、本発明によれば、Ｉ
／Ｏアクセスを行った結果、オーバタイムが検出された
場合でも、そのオーバタイムが発生したプログラムに制
御権を復帰するようにしたので、リトライやアラーム発
報やＩ／Ｏを使わないようにする縮退等を行うことによ
り、ハードウエアの一過性の障害や未開発の場合でも、
処理を継続することができる。また、実施例で示したＩ
／Ｏアクセスルーチンを使用すれば、上記の効果に加え
、ハードウェアなしのソフトウェアテスト、Ｉ／ＯのＯ
ＶＴ発生時の最新値代替入力、Ｉ／Ｏアクセストレース
等の機能がソフトウェアの改造なしに行うことができる
。
／Ｏアクセスを行った結果、オーバタイムが検出された
場合でも、そのオーバタイムが発生したプログラムに制
御権を復帰するようにしたので、リトライやアラーム発
報やＩ／Ｏを使わないようにする縮退等を行うことによ
り、ハードウエアの一過性の障害や未開発の場合でも、
処理を継続することができる。また、実施例で示したＩ
／Ｏアクセスルーチンを使用すれば、上記の効果に加え
、ハードウェアなしのソフトウェアテスト、Ｉ／ＯのＯ
ＶＴ発生時の最新値代替入力、Ｉ／Ｏアクセストレース
等の機能がソフトウェアの改造なしに行うことができる
。
【図１】本発明の原理ブロック図である。
【図２】本発明によるＩ／Ｏアクセスプログラムのフロ
ーチャートである。
ーチャートである。
【図３】本発明によるＮＭＩルーチンのフローチャート
である。
である。
【図４】本発明の実施例によるＩ／Ｏアクセス方式のブ
ロック図である。
ロック図である。
１…中央処理装置
２…メモリ
３…アダプタ
４…Ｉ／Ｏアクセスプログラム
５…ＮＭＩルーチン
６…スタック
７…復帰依頼フラグ
８…ＮＭＩ発生フラグ
Claims (4)
- 【請求項１】 中央処理装置（１）と該中央処理装置
（１）により制御されるメモリ（２）とを具備し、該メ
モリ（２）は、入出力装置にＩ／Ｏアクセスを行うＩ／
Ｏアクセスプログラム（４）と、マスク不可能割り込み
が発生したときに実行されるＮＭＩルーチン（５）と、
該マスク不可能割り込み発生時の該Ｉ／Ｏアクセスプロ
グラムのアドレスを格納するスタック（６）とを具備し
、該中央処理装置（１）は、該Ｉ／Ｏアクセスプログラ
ム（４）の実行中にＩ／Ｏアクセスが所定時間内に完了
しないことによるオーバタイムを検出すると、該Ｉ／Ｏ
アクセスプログラムから該ＮＭＩルーチンに制御を移行
するとともに、該マスク不可能割り込み発生時の該Ｉ／
Ｏアクセスプログラムのアドレスを該スタック（６）に
格納し、該ＮＭＩルーチンの実行開始後に該ＮＭＩルー
チン（６）から該Ｉ／Ｏアクセスプログラム（４）の該
スタック（６）に格納されているアドレスに制御を復帰
させることを特徴とするＩ／Ｏアクセス方式。 - 【請求項２】 該Ｉ／Ｏアクセスプログラム（４）は
、該Ｉ／Ｏアクセス時に復帰依頼フラグ（７）を設定し
、該中央処理装置（１）は該ＮＭＩルーチンの実行開始
時に該復帰依頼フラグ（７）を検出すると該ＮＭＩルー
チン（６）から該Ｉ／Ｏアクセスプログラム（４）の該
スタック（６）に格納されているアドレスに制御を復帰
させることを特徴とする請求項の１に記載のＩ／Ｏアク
セス方式。 - 【請求項３】 該ＮＭＩルーチン（５）は、該ＮＭＩ
ルーチンの実行開始後に該復帰依頼フラグ（７）を検出
するとＮＭＩフラグ（８）を設定し、該Ｉ／Ｏアクセス
プログラム（４）は、該ＮＭＩルーチンからの復帰後に
該ＮＭＩフラグを検出することにより、一過性のハード
障害の発生を認識して、対応する処理を実行することを
特徴とする請求項の２に記載のＩ／Ｏアクセス方式。 - 【請求項４】 該Ｉ／Ｏアクセスプログラム（４）は
、Ｉ／Ｏアクセス実行結果のトレース採取、該メモリ（
２）上への擬似出力、該メモリ（２）からの擬似入力、
および異常時の最新値代替入力の少なくとも１つの機能
を具備する請求項の１に記載のＩ／Ｏアクセス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2402883A JPH04216156A (ja) | 1990-12-17 | 1990-12-17 | Ｉ／ｏアクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2402883A JPH04216156A (ja) | 1990-12-17 | 1990-12-17 | Ｉ／ｏアクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04216156A true JPH04216156A (ja) | 1992-08-06 |
Family
ID=18512652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2402883A Pending JPH04216156A (ja) | 1990-12-17 | 1990-12-17 | Ｉ／ｏアクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04216156A (ja) |
-
1990
- 1990-12-17 JP JP2402883A patent/JPH04216156A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040268315A1 (en) | System and method for processing breakpoint events in a child process generated by a parent process | |
| JP3481737B2 (ja) | ダンプ採取装置およびダンプ採取方法 | |
| WO2007002940A2 (en) | Debugging using virtual watchpoints | |
| JP2870202B2 (ja) | プロセッサ間相互監視方法及びその装置 | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JPH09204205A (ja) | プログラム制御システム | |
| JP3102568B2 (ja) | ソフトウエア開発装置 | |
| JPH04320545A (ja) | メモリアクセス監視方式 | |
| JP2659366B2 (ja) | デバッグ方法及びその装置 | |
| JPS62278642A (ja) | 再試行制御方式 | |
| JP2502128B2 (ja) | コンパイラ装置 | |
| JP2677043B2 (ja) | プログラム開発支援装置 | |
| JPH0374737A (ja) | 自動データ収集方式 | |
| JPS6155748A (ja) | 電子計算機システム | |
| JPH07319724A (ja) | エミュレーションｃｐｕ | |
| JPH04337847A (ja) | プログラムチェック方法 | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPH05233359A (ja) | デバッグ装置 | |
| JPH0392934A (ja) | 命令コード読みだし再試行回路 | |
| JPH03184133A (ja) | データ処理装置における擬似障害発生機構 | |
| JPH01140348A (ja) | プログラムトレース装置 | |
| KR19980014207A (ko) | 멀티프로세서 시스템의 데이타 프로토콜 처리장치 및 방법 | |
| JPS6256541B2 (ja) | ||
| JPH0628218A (ja) | マイクロコンピュータのプログラム開発支援装置 | |
| JPS62190533A (ja) | 割込マスク制御方式 |