JPS6256541B2 - - Google Patents
Info
- Publication number
- JPS6256541B2 JPS6256541B2 JP56036386A JP3638681A JPS6256541B2 JP S6256541 B2 JPS6256541 B2 JP S6256541B2 JP 56036386 A JP56036386 A JP 56036386A JP 3638681 A JP3638681 A JP 3638681A JP S6256541 B2 JPS6256541 B2 JP S6256541B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- hardware
- interrupt processing
- status
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明はプロセツサを内蔵しプログラムのルー
プ落ち込み検出機能を持つ高速フアクシミリ等の
端末装置に係りループ落ち込みを検出し、割り込
み処理ルーチンへジヤンプした場合、割り込みス
タツクエリヤの割り込み処理完了後の戻り番地を
表示回路に表示するハードウエア異常検出方式に
関する。
プ落ち込み検出機能を持つ高速フアクシミリ等の
端末装置に係りループ落ち込みを検出し、割り込
み処理ルーチンへジヤンプした場合、割り込みス
タツクエリヤの割り込み処理完了後の戻り番地を
表示回路に表示するハードウエア異常検出方式に
関する。
従来プロセツサを内蔵しプログラムのループ落
ち込み検出機能を持つ端末装置においては、動作
中にハードウエアの障害を検出する一つの方法と
して、ハードウエアからのある情報待ちで、上記
プロセツサのプログラムがループしていた時、待
ちタイマをかけて所定の時間以内に期待した情報
が受信出来ない場合タイムオーバになつたことを
表示してハードウエアの障害を検出していた。し
かしこの方法ではハードウエアのどの部分が障害
かを判定することができないという欠点があつ
た。
ち込み検出機能を持つ端末装置においては、動作
中にハードウエアの障害を検出する一つの方法と
して、ハードウエアからのある情報待ちで、上記
プロセツサのプログラムがループしていた時、待
ちタイマをかけて所定の時間以内に期待した情報
が受信出来ない場合タイムオーバになつたことを
表示してハードウエアの障害を検出していた。し
かしこの方法ではハードウエアのどの部分が障害
かを判定することができないという欠点があつ
た。
本発明の目的は上記欠点を除去し、プログラム
のループ落ち込み検出時にハードウエアのどの部
位に障害があるかを検出出来るハードウエア異常
検出方式の提供にある。
のループ落ち込み検出時にハードウエアのどの部
位に障害があるかを検出出来るハードウエア異常
検出方式の提供にある。
本発明は上記の目的を達成するためにプロセツ
サを内蔵しプログラムのループ落ち込み検出回路
を持つ端末装置において、表示回路を備え、ルー
プ落ち込みを検出した場合、情報待ちの処理を中
断して割り込み処理ルーチンへジヤンプさせ、割
り込みスタツクエリヤの割り込み処理完了後の戻
り番地を引出し該表示回路に表示さす機能を備え
たことを特徴とするものである。
サを内蔵しプログラムのループ落ち込み検出回路
を持つ端末装置において、表示回路を備え、ルー
プ落ち込みを検出した場合、情報待ちの処理を中
断して割り込み処理ルーチンへジヤンプさせ、割
り込みスタツクエリヤの割り込み処理完了後の戻
り番地を引出し該表示回路に表示さす機能を備え
たことを特徴とするものである。
すなわち、プログラムがある情報待ちでループ
していた時、正常時には起り得ない時間以上たつ
てもハードウエアから情報がこない時、情報待ち
の処理を中断して割り込み処理へジヤンプさせる
が、この時割り込みのランダムアクセスメモリ
（以下RAMと称す）のスタツクエリアには割り込
み処理完了後の戻り番地が格納されている。この
番地はステータス待ちでループしていた近辺のプ
ログラムアドレスであるので、本発明はこの点に
着目し、割り込み処理ルーチンに割り込み処理後
の戻り番地を表示するプログラムを持たせ表示回
路に表示することにより、どのハードウエアから
情報がこなかつたかをプログラムリストまたは対
応表を参照し異常部位を判定する。
していた時、正常時には起り得ない時間以上たつ
てもハードウエアから情報がこない時、情報待ち
の処理を中断して割り込み処理へジヤンプさせる
が、この時割り込みのランダムアクセスメモリ
（以下RAMと称す）のスタツクエリアには割り込
み処理完了後の戻り番地が格納されている。この
番地はステータス待ちでループしていた近辺のプ
ログラムアドレスであるので、本発明はこの点に
着目し、割り込み処理ルーチンに割り込み処理後
の戻り番地を表示するプログラムを持たせ表示回
路に表示することにより、どのハードウエアから
情報がこなかつたかをプログラムリストまたは対
応表を参照し異常部位を判定する。
以下本発明の実施例につき図に従つて説明す
る。第１図は本発明の実施例のブロツク構成図、
第２図は本発明の実施例のプログラムのフローチ
ヤートである。
る。第１図は本発明の実施例のブロツク構成図、
第２図は本発明の実施例のプログラムのフローチ
ヤートである。
図中１はデータバス、２はマイクロプロセツ
サ、３はクロツク源、４はカウンタ、５はAND
回路、６，７はNOT回路、８はクセグメント表
示器、である。なおマイクロプロセツサ２により
制御される各ハードウエアはデータバスに接続さ
れているが本図においては図示していない。
サ、３はクロツク源、４はカウンタ、５はAND
回路、６，７はNOT回路、８はクセグメント表
示器、である。なおマイクロプロセツサ２により
制御される各ハードウエアはデータバスに接続さ
れているが本図においては図示していない。
プログラムがハードウエアのある情報（以下ス
テータスと称す）待ちでループしている時、その
間マイクロプロセツサ２は読み込み状態が続くの
でこの情報をAND回路５を介してカウンタ４の
リセツト端子R′に入力しパルス発生源３よりの
パルスをカウンタ４にてカウントしこの時間を検
出している。この時間が正常時において起り得な
い時間連続したことを検出するとカウンタ４の出
力端子ＣはONとなりNOT回路６を介しマイク
ロプロセツサ２に無条件割込み要求信号（以下
NMiと称す）を送ると同時にNOT回路７を介し
てカウンタ４及びプロセツサ２に信号を送りカウ
ンタ４の出力端子Ｃをホールドする。プログラ
ムがあるステータス待ちでループしていた時（例
へば第２図のステータス１）NMiがかかるとマイ
クロプロセツサ２は当然ステータス待ちの処理を
中断して第２図に示すように割り込み処理ルーチ
ンへジヤンプする。（この割り込み処理ルーチン
にはスタツクエリヤより戻り番地を引出し表示す
るプログラムを待たせてある）その時マイクロプ
ロセツサ２のRAM上のスタツクエリヤには割り
込み処理完了後の戻り番地即ち、ステータス待ち
でループしていた近辺のプログラムアドレスが例
えば８０００〜８００４で、プログラムアドレス
８００１迄実行して割り込み処理にジヤンプした
とするとプログラムアドレス８００２が指定され
る。このプログラムアドレス８００２をマイクロ
プロセツサ２のデータバス１を介してクセグメン
ト表示器８のレジスタに送り、戻り番地８００２
を格納し表示させる。次にプログラムリストより
プログラムアドレス８００２を参照すればどのよ
うなステータスがこなかつたかが判明するのでハ
ードウエアのどの部位に障害があるかが判明す
る。勿論第２図のステータス１、ステータス２に
対応して障害時のハードウエアの部位の対応表を
作成しておけば尚簡単にハードウエアの障害部位
が判明する。
テータスと称す）待ちでループしている時、その
間マイクロプロセツサ２は読み込み状態が続くの
でこの情報をAND回路５を介してカウンタ４の
リセツト端子R′に入力しパルス発生源３よりの
パルスをカウンタ４にてカウントしこの時間を検
出している。この時間が正常時において起り得な
い時間連続したことを検出するとカウンタ４の出
力端子ＣはONとなりNOT回路６を介しマイク
ロプロセツサ２に無条件割込み要求信号（以下
NMiと称す）を送ると同時にNOT回路７を介し
てカウンタ４及びプロセツサ２に信号を送りカウ
ンタ４の出力端子Ｃをホールドする。プログラ
ムがあるステータス待ちでループしていた時（例
へば第２図のステータス１）NMiがかかるとマイ
クロプロセツサ２は当然ステータス待ちの処理を
中断して第２図に示すように割り込み処理ルーチ
ンへジヤンプする。（この割り込み処理ルーチン
にはスタツクエリヤより戻り番地を引出し表示す
るプログラムを待たせてある）その時マイクロプ
ロセツサ２のRAM上のスタツクエリヤには割り
込み処理完了後の戻り番地即ち、ステータス待ち
でループしていた近辺のプログラムアドレスが例
えば８０００〜８００４で、プログラムアドレス
８００１迄実行して割り込み処理にジヤンプした
とするとプログラムアドレス８００２が指定され
る。このプログラムアドレス８００２をマイクロ
プロセツサ２のデータバス１を介してクセグメン
ト表示器８のレジスタに送り、戻り番地８００２
を格納し表示させる。次にプログラムリストより
プログラムアドレス８００２を参照すればどのよ
うなステータスがこなかつたかが判明するのでハ
ードウエアのどの部位に障害があるかが判明す
る。勿論第２図のステータス１、ステータス２に
対応して障害時のハードウエアの部位の対応表を
作成しておけば尚簡単にハードウエアの障害部位
が判明する。
以上詳細に説明した如く本発明によればハード
ウエアの障害時ステータス待ちでループしていた
近辺のプログラムアドレスが表示されるのでプロ
グラムリスト又は対応表を参照することでハード
ウエアの障害部位が判明しハードウエアの障害探
査時間の低域が可能であるし又端末開発時点にお
けるハードウエア試験時間の低源が可能な効果が
ある。
ウエアの障害時ステータス待ちでループしていた
近辺のプログラムアドレスが表示されるのでプロ
グラムリスト又は対応表を参照することでハード
ウエアの障害部位が判明しハードウエアの障害探
査時間の低域が可能であるし又端末開発時点にお
けるハードウエア試験時間の低源が可能な効果が
ある。
第１図は本発明の実施例のブロツク構成図、第
２図は本発明の実施例のプログラムのフロチヤー
トである。 図中１はデータバス、２はマイクロプロセツ
サ、３はクロツク源、４はカウンタ、５はAND
回路、６，７はNOT回路、８はクセグメント表
示器である。
２図は本発明の実施例のプログラムのフロチヤー
トである。 図中１はデータバス、２はマイクロプロセツ
サ、３はクロツク源、４はカウンタ、５はAND
回路、６，７はNOT回路、８はクセグメント表
示器である。
Claims (1)
- １ プロセツサを内蔵しプログラムのループ落ち
込み検出回路を持つ端末装置において、表示回路
を備え、ループ落ち込みを検出した場合、情報待
ちの処理を中断して割り込み処理ルーチンへジヤ
ンプさせ、割り込みスタツクエリヤの割り込み処
理完了後の戻り番地を引出し該表示回路に表示さ
す機能を備えたことを特徴とするハードウエア異
常検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56036386A JPS57152056A (en) | 1981-03-13 | 1981-03-13 | Detection system for hardware failure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56036386A JPS57152056A (en) | 1981-03-13 | 1981-03-13 | Detection system for hardware failure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57152056A JPS57152056A (en) | 1982-09-20 |
| JPS6256541B2 true JPS6256541B2 (ja) | 1987-11-26 |
Family
ID=12468401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56036386A Granted JPS57152056A (en) | 1981-03-13 | 1981-03-13 | Detection system for hardware failure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57152056A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05221082A (ja) * | 1992-02-17 | 1993-08-31 | Nec Data Terminal Ltd | プリンタ装置 |
-
1981
- 1981-03-13 JP JP56036386A patent/JPS57152056A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57152056A (en) | 1982-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2758742B2 (ja) | 誤動作検出方式 | |
| JPS6052459B2 (ja) | マイクロプログラム制御方式 | |
| JPS6310463B2 (ja) | ||
| JP2818437B2 (ja) | 障害検出回路 | |
| JPH0754947B2 (ja) | 予備系監視方式 | |
| JPH04283840A (ja) | 情報処理装置の診断方法 | |
| JP2635777B2 (ja) | プログラマブル・コントローラ | |
| JP3262094B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
| JPH03253945A (ja) | データ処理システムの異常回復処理機能確認方式 | |
| JPS632922Y2 (ja) | ||
| JP2731386B2 (ja) | 制御装置 | |
| JP2802091B2 (ja) | 割込ベクタ制御方式 | |
| JP2606431B2 (ja) | 制御メモリの障害回復方式 | |
| JPH0421993A (ja) | 記憶装置 | |
| JPS61177548A (ja) | 再試行制御方式 | |
| JPH0368035A (ja) | 情報処理装置 | |
| JPS6213702B2 (ja) | ||
| JPH0659984A (ja) | メモリ障害処理方式 | |
| JPS63282850A (ja) | 未定義アドレス検出回路 | |
| JPH0244437A (ja) | 障害検知方法 | |
| JPH03184133A (ja) | データ処理装置における擬似障害発生機構 | |
| JPS60165192A (ja) | 記憶装置異常書込み検出方式 | |
| JPS5917465B2 (ja) | チエツク装置 | |
| JPS629937B2 (ja) | ||
| JPS6020247A (ja) | 障害検出装置 |