JPH0628218A - マイクロコンピュータのプログラム開発支援装置 - Google Patents
マイクロコンピュータのプログラム開発支援装置Info
- Publication number
- JPH0628218A JPH0628218A JP4039160A JP3916092A JPH0628218A JP H0628218 A JPH0628218 A JP H0628218A JP 4039160 A JP4039160 A JP 4039160A JP 3916092 A JP3916092 A JP 3916092A JP H0628218 A JPH0628218 A JP H0628218A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- microcomputer
- break
- nmi
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 ＮＭＩ機能を利用したプログラム開発支援装
置の誤動作を防止する。 【構成】 マイクロコンピュータ１は暴走検出回路９か
らのＮＭＩ信号によってノンマスカブル割込み処理を行
う。このマイクロコンピュータ１の動作プログラム開発
を支援するプログラム開発支援装置２においても、ブレ
ーク機能をノンマスカブル割込み処理によって実現す
る。暴走検出回路９によるノンマスカブル割込み処理中
には、誤動作防止回路１０がブレークトリガ発生回路５
からのブレーク信号をマスクする。割込み処理が終了す
ると、割込み復帰命令検出回路１５がＲＳフリップフロ
ップ１１をリセットし、ＡＮＤゲート１２によるブレー
ク信号のマスク状態を解除する。ブレークトリガ発生回
路５からのブレーク信号はＮＭＩ要求発生回路６に与え
られ、内部ＮＭＩ信号としてＯＲゲート７を介してマイ
クロコンピュータ１に与えられる。
置の誤動作を防止する。 【構成】 マイクロコンピュータ１は暴走検出回路９か
らのＮＭＩ信号によってノンマスカブル割込み処理を行
う。このマイクロコンピュータ１の動作プログラム開発
を支援するプログラム開発支援装置２においても、ブレ
ーク機能をノンマスカブル割込み処理によって実現す
る。暴走検出回路９によるノンマスカブル割込み処理中
には、誤動作防止回路１０がブレークトリガ発生回路５
からのブレーク信号をマスクする。割込み処理が終了す
ると、割込み復帰命令検出回路１５がＲＳフリップフロ
ップ１１をリセットし、ＡＮＤゲート１２によるブレー
ク信号のマスク状態を解除する。ブレークトリガ発生回
路５からのブレーク信号はＮＭＩ要求発生回路６に与え
られ、内部ＮＭＩ信号としてＯＲゲート７を介してマイ
クロコンピュータ１に与えられる。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
のノンマスカブル割込み（以下「ＮＭＩ」と略称するこ
ともある）動作を利用してプログラムの実行を停止する
ブレーク機能を備え、プログラム開発を支援するマイク
ロコンピュータのプログラム開発支援装置に関する。
のノンマスカブル割込み（以下「ＮＭＩ」と略称するこ
ともある）動作を利用してプログラムの実行を停止する
ブレーク機能を備え、プログラム開発を支援するマイク
ロコンピュータのプログラム開発支援装置に関する。
【０００２】
【従来の技術】従来から、マイクロコンピュータのプロ
グラム開発には、デバッガやインサーキット・エミュレ
ータなどのプログラム開発支援装置が用いられている。
マイクロコンピュータのプログラムは、最初から完全な
ものを作成することは非常に困難であり、動作を確認し
て不具合点を是正しながら作成する必要がある。プログ
ラム開発支援装置は、プログラム開発のための各種機能
を有し、プログラム開発を効率的に行うための支援を行
う。そのような支援機能の１つとして、ブレーク機能が
ある。ブレーク機能は、開発しようとするプログラムで
あるユーザプログラムを実行した後で、予め設定される
条件が成立すると、ユーザプログラムの実行を停止し、
ブレークを行い、ブレーク時点でのメモリやレジスタの
内容の参照や変更を可能にする。
グラム開発には、デバッガやインサーキット・エミュレ
ータなどのプログラム開発支援装置が用いられている。
マイクロコンピュータのプログラムは、最初から完全な
ものを作成することは非常に困難であり、動作を確認し
て不具合点を是正しながら作成する必要がある。プログ
ラム開発支援装置は、プログラム開発のための各種機能
を有し、プログラム開発を効率的に行うための支援を行
う。そのような支援機能の１つとして、ブレーク機能が
ある。ブレーク機能は、開発しようとするプログラムで
あるユーザプログラムを実行した後で、予め設定される
条件が成立すると、ユーザプログラムの実行を停止し、
ブレークを行い、ブレーク時点でのメモリやレジスタの
内容の参照や変更を可能にする。
【０００３】このようなブレーク動作は、開発支援装置
においてブレーク条件が成立したときに、開発の対象と
なるマイクロコンピュータに対して内部ＮＭＩ要求（以
下「ＩＮＭＩ」と略称）信号を発生して行われる。マイ
クロコンピュータは、ＩＮＭＩが発生されると、制御を
ユーザプログラムが格納されているユーザメモリからモ
ニタプログラムが格納されているモニタメモリへ移す。
これによってモニタプログラムの実行が開始され、ブレ
ーク機能が実現される。モニタプログラムでは、対象と
なるマイクロコンピュータのメモリやレジスタ内容を参
照・変更したり、ユーザプログラムを再実行するための
制御プログラムを含む。
においてブレーク条件が成立したときに、開発の対象と
なるマイクロコンピュータに対して内部ＮＭＩ要求（以
下「ＩＮＭＩ」と略称）信号を発生して行われる。マイ
クロコンピュータは、ＩＮＭＩが発生されると、制御を
ユーザプログラムが格納されているユーザメモリからモ
ニタプログラムが格納されているモニタメモリへ移す。
これによってモニタプログラムの実行が開始され、ブレ
ーク機能が実現される。モニタプログラムでは、対象と
なるマイクロコンピュータのメモリやレジスタ内容を参
照・変更したり、ユーザプログラムを再実行するための
制御プログラムを含む。
【０００４】マイクロコンピュータのＮＭＩは、確実に
応答される割込み機能であるので、ウォッチドッグタイ
マ（略称「ＷＤＴ」）などによる異常検出処理にも用い
られることが多い。このようなマイクロコンピュータに
対するプログラム開発を支援するときには、ＮＭＩの要
因が２種類存在することになるけれども、両者を兼用し
てＮＭＩは使用される。
応答される割込み機能であるので、ウォッチドッグタイ
マ（略称「ＷＤＴ」）などによる異常検出処理にも用い
られることが多い。このようなマイクロコンピュータに
対するプログラム開発を支援するときには、ＮＭＩの要
因が２種類存在することになるけれども、両者を兼用し
てＮＭＩは使用される。
【０００５】
【発明が解決しようとする課題】プログラム開発支援装
置の対象となるマイクロコンピュータには、ＮＭＩ動作
が開始した後で、仮に再びＮＭＩ要求が発生しても新た
なＮＭＩ動作を行わないものがある。このようなマイク
ロコンピュータにおいて、プログラム開発支援装置がブ
レーク機能のためにＮＭＩを利用し、さらにウォッチド
ッグタイマなどでＮＭＩを利用する場合には次のような
不都合が生じる。すなわち、ユーザプログラム実行中
に、ウォッチドッグタイマなどによる割込み要因（ＵＮ
ＭＩ）が発生してマイクロコンピュータがＮＭＩ処理を
行っている最中には、プログラム開発支援装置側でブレ
ーク条件が成立しても新たなＮＭＩ動作が行われない。
一方、ＮＭＩ動作中に続けてＮＭＩ動作が可能なマイク
ロコンピュータにおいては、複数のＮＭＩ動作が重複し
て行われてしまい、プログラム開発支援装置は正常なブ
レーク動作を行うことができない。
置の対象となるマイクロコンピュータには、ＮＭＩ動作
が開始した後で、仮に再びＮＭＩ要求が発生しても新た
なＮＭＩ動作を行わないものがある。このようなマイク
ロコンピュータにおいて、プログラム開発支援装置がブ
レーク機能のためにＮＭＩを利用し、さらにウォッチド
ッグタイマなどでＮＭＩを利用する場合には次のような
不都合が生じる。すなわち、ユーザプログラム実行中
に、ウォッチドッグタイマなどによる割込み要因（ＵＮ
ＭＩ）が発生してマイクロコンピュータがＮＭＩ処理を
行っている最中には、プログラム開発支援装置側でブレ
ーク条件が成立しても新たなＮＭＩ動作が行われない。
一方、ＮＭＩ動作中に続けてＮＭＩ動作が可能なマイク
ロコンピュータにおいては、複数のＮＭＩ動作が重複し
て行われてしまい、プログラム開発支援装置は正常なブ
レーク動作を行うことができない。
【０００６】本発明の目的は、上述のようなＮＭＩ動作
に伴う誤動作を防止し、プログラム開発の支援を有効に
行うことができるマイクロコンピュータのプログラム開
発支援装置を提供することである。
に伴う誤動作を防止し、プログラム開発の支援を有効に
行うことができるマイクロコンピュータのプログラム開
発支援装置を提供することである。
【０００７】
【課題を解決するための手段】本発明は、マイクロコン
ピュータのノンマスカブル割込みを利用したブレーク機
能を備えるプログラム開発支援装置において、マイクロ
コンピュータのプログラム動作を監視し、予め定める条
件が成立したとき、ブレーク信号を発生するブレーク信
号発生手段と、マイクロコンピュータへのノンマスカブ
ル割込み要求信号に応答し、ノンマスカブル割込み要求
信号が発生されたとき、割込み動作中であることを表す
ステータス信号を発生するステータス信号発生手段と、
マイクロコンピュータの割込み動作を監視し、割込み動
作の終了を検出したとき、ステータス信号発生手段から
のステータス信号の発生を停止するリセット手段と、ブ
レーク信号およびステータス信号に応答し、ステータス
信号が発生していないときにのみ、ブレーク信号をマイ
クロコンピュータにノンマスカブル割込み要求信号とし
て与えるマスク手段とを含むことを特徴とするマイクロ
コンピュータのプログラム開発支援装置である。
ピュータのノンマスカブル割込みを利用したブレーク機
能を備えるプログラム開発支援装置において、マイクロ
コンピュータのプログラム動作を監視し、予め定める条
件が成立したとき、ブレーク信号を発生するブレーク信
号発生手段と、マイクロコンピュータへのノンマスカブ
ル割込み要求信号に応答し、ノンマスカブル割込み要求
信号が発生されたとき、割込み動作中であることを表す
ステータス信号を発生するステータス信号発生手段と、
マイクロコンピュータの割込み動作を監視し、割込み動
作の終了を検出したとき、ステータス信号発生手段から
のステータス信号の発生を停止するリセット手段と、ブ
レーク信号およびステータス信号に応答し、ステータス
信号が発生していないときにのみ、ブレーク信号をマイ
クロコンピュータにノンマスカブル割込み要求信号とし
て与えるマスク手段とを含むことを特徴とするマイクロ
コンピュータのプログラム開発支援装置である。
【０００８】
【作用】本発明に従えば、プログラム開発支援装置に
は、マイクロコンピュータのノンマスカブル割込みを利
用したブレーク機能が備えられ、ブレーク信号発生手段
と、ステータス信号発生手段と、リセット手段と、マス
ク手段とが含まれる。ブレーク信号発生手段は、マイク
ロコンピュータのプログラム動作を監視し、予め定める
条件が成立したときブレーク信号を発生する。ブレーク
信号はマスク手段を介してマイクロコンピュータにノン
マスカブル割込み要求信号として与えられる。マスク手
段にはステータス信号も与えられる。ステータス信号
は、マイクロコンピュータへのノンマスカブル割込み要
求信号が発生されたとき発生し、割込み動作中であるこ
とを表す。リセット手段が割込み動作の終了を検出する
と、ステータス信号の発生が停止される。したがって、
ノンマスカブル割込み要求信号によって割込み動作が開
始されると、この割込み動作中にブレーク信号が発生さ
れたときには、割込み動作が終了してからノンマスカブ
ル割込み要求信号が発生される。これによってブレーク
動作のためのノンマスカブル割込み要求信号を、誤動作
を生じることなく、マイクロコンピュータに与えること
ができる。
は、マイクロコンピュータのノンマスカブル割込みを利
用したブレーク機能が備えられ、ブレーク信号発生手段
と、ステータス信号発生手段と、リセット手段と、マス
ク手段とが含まれる。ブレーク信号発生手段は、マイク
ロコンピュータのプログラム動作を監視し、予め定める
条件が成立したときブレーク信号を発生する。ブレーク
信号はマスク手段を介してマイクロコンピュータにノン
マスカブル割込み要求信号として与えられる。マスク手
段にはステータス信号も与えられる。ステータス信号
は、マイクロコンピュータへのノンマスカブル割込み要
求信号が発生されたとき発生し、割込み動作中であるこ
とを表す。リセット手段が割込み動作の終了を検出する
と、ステータス信号の発生が停止される。したがって、
ノンマスカブル割込み要求信号によって割込み動作が開
始されると、この割込み動作中にブレーク信号が発生さ
れたときには、割込み動作が終了してからノンマスカブ
ル割込み要求信号が発生される。これによってブレーク
動作のためのノンマスカブル割込み要求信号を、誤動作
を生じることなく、マイクロコンピュータに与えること
ができる。
【０００９】
【実施例】図１は、本発明の一実施例の概略的な電気的
構成を示す。マイクロコンピュータ１のためのユーザプ
ログラムを開発するために、デバッガやインサーキット
・エミュレータなどのプログラム開発支援装置２が用い
られる。ユーザプログラムは、プログラム開発支援装置
２内のユーザメモリ３内に格納される。プログラム開発
支援装置２は、マイクロコンピュータ１をユーザメモリ
３上のユーザプログラムに従って動作させる。ユーザプ
ログラムのいわゆるデバッグのために使用されるモニタ
プログラムは、モニタメモリ４に格納されている。ブレ
ークトリガ発生回路５は、マイクロコンピュータ１から
のアドレス信号やデータ信号を監視し、予め設定される
条件が成立すると、ブレーク信号ＢＲＥＡＫを発生す
る。
構成を示す。マイクロコンピュータ１のためのユーザプ
ログラムを開発するために、デバッガやインサーキット
・エミュレータなどのプログラム開発支援装置２が用い
られる。ユーザプログラムは、プログラム開発支援装置
２内のユーザメモリ３内に格納される。プログラム開発
支援装置２は、マイクロコンピュータ１をユーザメモリ
３上のユーザプログラムに従って動作させる。ユーザプ
ログラムのいわゆるデバッグのために使用されるモニタ
プログラムは、モニタメモリ４に格納されている。ブレ
ークトリガ発生回路５は、マイクロコンピュータ１から
のアドレス信号やデータ信号を監視し、予め設定される
条件が成立すると、ブレーク信号ＢＲＥＡＫを発生す
る。
【００１０】ブレーク条件としては、マイクロコンピュ
ータ１の動作が予めブレークポイントとして設定されて
いるアドレスに達することや、ユーザメモリ３や他の周
辺装置の特定アドレスをリードしたりライトしたりする
ことなど、種々の条件が設定可能である。ＮＭＩ要求発
生回路６は、発生されたブレーク信号に応答して、マイ
クロコンピュータ１が要求するタイミングで内部ノンマ
スカブル割込み要求信号ＩＮＭＩを発生する。この内部
ノンマスカブル割込み要求信号は、ＯＲゲート７を介し
てマイクロコンピュータ１にノンマスカブル割込み要求
信号ＮＭＩとして与えられる。
ータ１の動作が予めブレークポイントとして設定されて
いるアドレスに達することや、ユーザメモリ３や他の周
辺装置の特定アドレスをリードしたりライトしたりする
ことなど、種々の条件が設定可能である。ＮＭＩ要求発
生回路６は、発生されたブレーク信号に応答して、マイ
クロコンピュータ１が要求するタイミングで内部ノンマ
スカブル割込み要求信号ＩＮＭＩを発生する。この内部
ノンマスカブル割込み要求信号は、ＯＲゲート７を介し
てマイクロコンピュータ１にノンマスカブル割込み要求
信号ＮＭＩとして与えられる。
【００１１】ユーザメモリ３およびモニタメモリ４の切
換えは、フリップフロップ８からの出力によって行われ
る。フリップフロップ８はたとえばＤフリップフロップ
であり、ＮＭＩ要求発生回路６からの出力によって出力
状態が変化する。出力Ｑからの信号ＲＵＮがアクティブ
のときには、ユーザメモリ３に対するマイクロコンピュ
ータ１からのアクセスが可能となる。このときフリップ
フロップ８の反転出力＊ＱからのＭＯＮ出力はインアク
ティブとなるので、モニタメモリ４はマイクロコンピュ
ータ１から切り離される。フリップフロップ８の出力状
態が反転したときには、マイクロコンピュータ１はモニ
タメモリ４のモニタプログラムに従って動作する。この
ときユーザメモリ３はマイクロコンピュータ１から切り
離される。
換えは、フリップフロップ８からの出力によって行われ
る。フリップフロップ８はたとえばＤフリップフロップ
であり、ＮＭＩ要求発生回路６からの出力によって出力
状態が変化する。出力Ｑからの信号ＲＵＮがアクティブ
のときには、ユーザメモリ３に対するマイクロコンピュ
ータ１からのアクセスが可能となる。このときフリップ
フロップ８の反転出力＊ＱからのＭＯＮ出力はインアク
ティブとなるので、モニタメモリ４はマイクロコンピュ
ータ１から切り離される。フリップフロップ８の出力状
態が反転したときには、マイクロコンピュータ１はモニ
タメモリ４のモニタプログラムに従って動作する。この
ときユーザメモリ３はマイクロコンピュータ１から切り
離される。
【００１２】マイクロコンピュータ１を使用する装置に
は、ウォッチドッグタイマなどの暴走検出回路９が設け
られることもある。暴走検出回路９は、ウォッチドッグ
タイマとして、マイクロコンピュータ１の動作が正常な
ときには予め定められる時間内に信号を受け、内部のカ
ウンタの計数値をリセットする。マイクロコンピュータ
１の動作に異常が生じて、暴走検出回路９内のカウンタ
のリセットが行われなくなると、たとえばマイクロコン
ピュータ１用のクロック信号を計数するカウンタの計数
値がオーバーフローするようになる。暴走検出回路９は
内部カウンタのオーバーフローが生じたときにユーザＮ
ＭＩ信号（略称「ＵＮＭＩ」）を発生する。このユーザ
ＵＮＭＩ信号はＯＲゲート７を介してマイクロコンピュ
ータ１にＮＭＩ信号として与えられる。これによってマ
イクロコンピュータ１はノンマスカブル割込み動作を開
始する。
は、ウォッチドッグタイマなどの暴走検出回路９が設け
られることもある。暴走検出回路９は、ウォッチドッグ
タイマとして、マイクロコンピュータ１の動作が正常な
ときには予め定められる時間内に信号を受け、内部のカ
ウンタの計数値をリセットする。マイクロコンピュータ
１の動作に異常が生じて、暴走検出回路９内のカウンタ
のリセットが行われなくなると、たとえばマイクロコン
ピュータ１用のクロック信号を計数するカウンタの計数
値がオーバーフローするようになる。暴走検出回路９は
内部カウンタのオーバーフローが生じたときにユーザＮ
ＭＩ信号（略称「ＵＮＭＩ」）を発生する。このユーザ
ＵＮＭＩ信号はＯＲゲート７を介してマイクロコンピュ
ータ１にＮＭＩ信号として与えられる。これによってマ
イクロコンピュータ１はノンマスカブル割込み動作を開
始する。
【００１３】マイクロコンピュータ１の暴走検出回路９
などからのユーザＮＭＩ信号によるノンマスカブル割込
み動作中にブレーク条件が成立するときの誤動作を防止
するため、誤動作防止回路１０が設けられる。誤動作防
止回路１０内には、ＲＳフリップフロップ１１、ＡＮＤ
ゲート１２，１３、ＯＲゲート１４および割込み復帰命
令検出回路１５が含まれる。ステータス信号発生手段で
あるＲＳフリップフロップ１１の反転出力＊Ｑは、ＡＮ
Ｄゲート１３からのハイレベルの出力がセット端子Ｓに
与えられるときにローレベルとなり、ＯＲゲート１４か
らのハイレベルの出力がリセット端子Ｒに与えられると
きにハイレベルとなる。このＲＳフリップフロップ１１
の反転出力＊ＱはＡＮＤゲート１２の一方入力に与えら
れる。ＡＮＤゲート１２の他方入力にはブレークトリガ
発生回路５からのブレーク信号ＢＲＥＡＫが与えられ
る。すなわち、マスク手段であるＡＮＤゲート１２は、
ＲＳフリップフロップ１１の反転出力＊Ｑがハイレベル
のときにのみブレーク信号をＮＭＩ要求発生回路６に与
える。ＲＳフリップフロップの反転出力＊Ｑがローレベ
ルのときには、ＮＭＩ要求発生回路６に対する信号発生
要求を行わない。
などからのユーザＮＭＩ信号によるノンマスカブル割込
み動作中にブレーク条件が成立するときの誤動作を防止
するため、誤動作防止回路１０が設けられる。誤動作防
止回路１０内には、ＲＳフリップフロップ１１、ＡＮＤ
ゲート１２，１３、ＯＲゲート１４および割込み復帰命
令検出回路１５が含まれる。ステータス信号発生手段で
あるＲＳフリップフロップ１１の反転出力＊Ｑは、ＡＮ
Ｄゲート１３からのハイレベルの出力がセット端子Ｓに
与えられるときにローレベルとなり、ＯＲゲート１４か
らのハイレベルの出力がリセット端子Ｒに与えられると
きにハイレベルとなる。このＲＳフリップフロップ１１
の反転出力＊ＱはＡＮＤゲート１２の一方入力に与えら
れる。ＡＮＤゲート１２の他方入力にはブレークトリガ
発生回路５からのブレーク信号ＢＲＥＡＫが与えられ
る。すなわち、マスク手段であるＡＮＤゲート１２は、
ＲＳフリップフロップ１１の反転出力＊Ｑがハイレベル
のときにのみブレーク信号をＮＭＩ要求発生回路６に与
える。ＲＳフリップフロップの反転出力＊Ｑがローレベ
ルのときには、ＮＭＩ要求発生回路６に対する信号発生
要求を行わない。
【００１４】ＲＳフリップフロップ１１をセット状態と
するためには、ＡＮＤゲート１３に与えられるＲＵＮ信
号およびユーザＮＭＩ信号がともにハイレベルである必
要がある。通常フリップフロップ８からのＲＵＮ信号は
ハイレベルであり、暴走検出回路９からのユーザＮＭＩ
信号がハイレベルになるとＲＳフリップフロップ１１は
セットされ、反転出力＊Ｑはローレベルとなる。これに
よって、ＡＮＤゲート１２はマスクされ、ブレークトリ
ガ発生回路５からブレーク信号ＢＲＥＡＫが発生されて
も、ＮＭＩ要求発生回路６からの内部ＮＭＩ信号は発生
されない。
するためには、ＡＮＤゲート１３に与えられるＲＵＮ信
号およびユーザＮＭＩ信号がともにハイレベルである必
要がある。通常フリップフロップ８からのＲＵＮ信号は
ハイレベルであり、暴走検出回路９からのユーザＮＭＩ
信号がハイレベルになるとＲＳフリップフロップ１１は
セットされ、反転出力＊Ｑはローレベルとなる。これに
よって、ＡＮＤゲート１２はマスクされ、ブレークトリ
ガ発生回路５からブレーク信号ＢＲＥＡＫが発生されて
も、ＮＭＩ要求発生回路６からの内部ＮＭＩ信号は発生
されない。
【００１５】暴走検出回路９からのユーザＮＭＩ信号に
よって開始されたマイクロコンピュータ１のノンマスカ
ブル割込み処理が終了すると、誤動作防止回路１０内の
割込み復帰命令検出回路１５によって検出される。ノン
マスカブル割込み動作から復帰するときには、割込み動
作開始時に予めユーザメモリ３の特定アドレスに退避し
てあったレジスタ内容やステータス情報がマイクロコン
ピュータ１に戻される。このような復帰処理を行った後
に割込み発生時のアドレスに戻るため、割込み復帰命令
である「ＲＥＴＩ」などが用いられる。割込み復帰命令
検出回路１５は、データ信号やマイクロコンピュータ１
のステータスを監視し、命令の復帰サイクルにデータ信
号として割込み復帰命令が検出されたとき、ＯＲゲート
１４を介してＲＳフリップフロップ１１をリセットす
る。ＲＳフリップフロップ１１は、マイクロコンピュー
タ１に対するリセット信号ＲＥＳＥＴによってもリセッ
トされる。ＲＳフリップフロップ１１がリセットされる
と、反転出力＊Ｑはハイレベルとなり、ＡＮＤゲート１
２によるブレーク信号のマスクは解除される。これによ
って、ユーザＮＭＩ信号によって開始されたノンマスカ
ブル割込み処理中に発生したブレーク信号によるＮＭＩ
要求を、確実にマイクロコンピュータ１に与えることが
できる。また、ＮＭＩ要求が重ねてマイクロコンピュー
タ１に与えられることも防止することができる。
よって開始されたマイクロコンピュータ１のノンマスカ
ブル割込み処理が終了すると、誤動作防止回路１０内の
割込み復帰命令検出回路１５によって検出される。ノン
マスカブル割込み動作から復帰するときには、割込み動
作開始時に予めユーザメモリ３の特定アドレスに退避し
てあったレジスタ内容やステータス情報がマイクロコン
ピュータ１に戻される。このような復帰処理を行った後
に割込み発生時のアドレスに戻るため、割込み復帰命令
である「ＲＥＴＩ」などが用いられる。割込み復帰命令
検出回路１５は、データ信号やマイクロコンピュータ１
のステータスを監視し、命令の復帰サイクルにデータ信
号として割込み復帰命令が検出されたとき、ＯＲゲート
１４を介してＲＳフリップフロップ１１をリセットす
る。ＲＳフリップフロップ１１は、マイクロコンピュー
タ１に対するリセット信号ＲＥＳＥＴによってもリセッ
トされる。ＲＳフリップフロップ１１がリセットされる
と、反転出力＊Ｑはハイレベルとなり、ＡＮＤゲート１
２によるブレーク信号のマスクは解除される。これによ
って、ユーザＮＭＩ信号によって開始されたノンマスカ
ブル割込み処理中に発生したブレーク信号によるＮＭＩ
要求を、確実にマイクロコンピュータ１に与えることが
できる。また、ＮＭＩ要求が重ねてマイクロコンピュー
タ１に与えられることも防止することができる。
【００１６】図２は、図１図示のマイクロコンピュータ
１の基本的動作を示す。ステップａ１からスタートし
て、ステップａ２ではユーザメモリ３上のユーザプログ
ラムを実行する。ステップａ３でブレーク信号が発生す
ると、ステップａ４でブレーク動作を行う。ブレーク動
作は、たとえばマイクロコンピュータ１のレジスタ内容
を表示したり、ユーザメモリ３内の特定アドレスのスト
ア内容を表示したり、実行したりする。
１の基本的動作を示す。ステップａ１からスタートし
て、ステップａ２ではユーザメモリ３上のユーザプログ
ラムを実行する。ステップａ３でブレーク信号が発生す
ると、ステップａ４でブレーク動作を行う。ブレーク動
作は、たとえばマイクロコンピュータ１のレジスタ内容
を表示したり、ユーザメモリ３内の特定アドレスのスト
ア内容を表示したり、実行したりする。
【００１７】ステップａ３でブレーク信号が発生してい
ないときにはステップａ５に移る。ステップａ５ではユ
ーザＮＭＩ信号が発生しているか否かが判断される。ユ
ーザＮＭＩ信号が発生しているときには、ステップａ６
に移り、ユーザＮＭＩ動作を行う。ステップａ５でユー
ザＮＭＩ信号が発生していないとき、またはステップａ
６が終了するとステップａ７に移る。ステップａ７では
ユーザプログラムが終了しているか否かが判断される。
終了していないときにはステップａ２に戻る。終了して
いるとステップａ８で処理を終了する。
ないときにはステップａ５に移る。ステップａ５ではユ
ーザＮＭＩ信号が発生しているか否かが判断される。ユ
ーザＮＭＩ信号が発生しているときには、ステップａ６
に移り、ユーザＮＭＩ動作を行う。ステップａ５でユー
ザＮＭＩ信号が発生していないとき、またはステップａ
６が終了するとステップａ７に移る。ステップａ７では
ユーザプログラムが終了しているか否かが判断される。
終了していないときにはステップａ２に戻る。終了して
いるとステップａ８で処理を終了する。
【００１８】図２図示のフローチャートのステップａ３
およびステップａ５の条件判断は、実際には、ノンマス
カブル割込み動作によって行われる。すなわち、ＮＭＩ
信号が発生されていれば分岐する。図１図示の実施例で
は、ユーザＮＭＩをウォッチドッグタイマなどの暴走検
出回路９から発生しているけれども、電源異常検出回路
など、他の動作異常検出回路から発生するようにしても
良いことは勿論である。
およびステップａ５の条件判断は、実際には、ノンマス
カブル割込み動作によって行われる。すなわち、ＮＭＩ
信号が発生されていれば分岐する。図１図示の実施例で
は、ユーザＮＭＩをウォッチドッグタイマなどの暴走検
出回路９から発生しているけれども、電源異常検出回路
など、他の動作異常検出回路から発生するようにしても
良いことは勿論である。
【００１９】
【発明の効果】以上のように本発明によれば、ノンマス
カブル割込み機能をウォッチドッグタイマなどで利用し
ているマイクロコンピュータにおいても、ノンマスカブ
ル割込みによるブレーク機能を備えるプログラム開発支
援装置を誤動作を生じることなく用いることができる。
カブル割込み機能をウォッチドッグタイマなどで利用し
ているマイクロコンピュータにおいても、ノンマスカブ
ル割込みによるブレーク機能を備えるプログラム開発支
援装置を誤動作を生じることなく用いることができる。
【図１】本発明の一実施例の概略的な電気的構成を示す
ブロック図である。
ブロック図である。
【図２】図１図示のマイクロコンピュータ１の動作を示
すフローチャートである。
すフローチャートである。
１ マイクロコンピュータ ２ プログラム開発支援装置 ３ ユーザメモリ ４ モニタメモリ ５ ブレークトリガ発生回路 ６ ＮＭＩ要求発生回路 ７ ＯＲゲート ８ フリップフロップ ９ 暴走検出回路 １０ 誤動作防止回路 １１ ＲＳフリップフロップ １２ ＡＮＤゲート １５ 割込み復帰命令検出回路
Claims (1)
- 【請求項１】 マイクロコンピュータのノンマスカブル
割込みを利用したブレーク機能を備えるプログラム開発
支援装置において、 マイクロコンピュータのプログラム動作を監視し、予め
定める条件が成立したとき、ブレーク信号を発生するブ
レーク信号発生手段と、 マイクロコンピュータへのノンマスカブル割込み要求信
号に応答し、ノンマスカブル割込み要求信号が発生され
たとき、割込み動作中であることを表すステータス信号
を発生するステータス信号発生手段と、 マイクロコンピュータの割込み動作を監視し、割込み動
作の終了を検出したとき、ステータス信号発生手段から
のステータス信号の発生を停止するリセット手段と、 ブレーク信号およびステータス信号に応答し、ステータ
ス信号が発生していないときにのみ、ブレーク信号をマ
イクロコンピュータにノンマスカブル割込み要求信号と
して与えるマスク手段とを含むことを特徴とするマイク
ロコンピュータのプログラム開発支援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4039160A JPH0628218A (ja) | 1992-02-26 | 1992-02-26 | マイクロコンピュータのプログラム開発支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4039160A JPH0628218A (ja) | 1992-02-26 | 1992-02-26 | マイクロコンピュータのプログラム開発支援装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0628218A true JPH0628218A (ja) | 1994-02-04 |
Family
ID=12545369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4039160A Pending JPH0628218A (ja) | 1992-02-26 | 1992-02-26 | マイクロコンピュータのプログラム開発支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628218A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001125804A (ja) * | 1999-10-29 | 2001-05-11 | Fujitsu Ltd | 割り込み処理制御装置および方法 |
-
1992
- 1992-02-26 JP JP4039160A patent/JPH0628218A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001125804A (ja) * | 1999-10-29 | 2001-05-11 | Fujitsu Ltd | 割り込み処理制御装置および方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0230351B1 (en) | Information processing system | |
| KR20070091047A (ko) | 디버그 지원 장치 및 디버그 처리 방법을 컴퓨터에 실행시키기 위한 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
| JPH011039A (ja) | インサーキット・エミュレータ | |
| JPH0689201A (ja) | アイドルモードをアクセスするラン／ストップピンを有するマイクロプロセッサ及びそれを動作させる方法 | |
| JPS5968004A (ja) | 車載用コンピユ−タのフエイルセ−フ方法 | |
| JP2001209556A (ja) | 検証支援システム | |
| JP2004302731A (ja) | 情報処理装置および障害診断方法 | |
| JPH0628218A (ja) | マイクロコンピュータのプログラム開発支援装置 | |
| JP2000099372A (ja) | コンピュータシステム | |
| JPS62194549A (ja) | Ｃｐｕ―ｉｏ並列動作シミュレーション方法 | |
| JPH0149975B2 (ja) | ||
| JP2954006B2 (ja) | エミュレーション装置およびエミュレーション方法 | |
| CN120123124A (zh) | 日志服务的处理方法、装置、终端设备及存储介质 | |
| JPS61216051A (ja) | 記憶装置アクセス制御方式 | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JP2814988B2 (ja) | 障害処理方式 | |
| JP2000330798A (ja) | 割込制御装置および割込制御検証方法 | |
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JPH02244232A (ja) | 情報処理装置 | |
| JPH0395634A (ja) | 計算機システム再起動制御方式 | |
| JP2004185356A (ja) | デバッグ装置 | |
| JPS6230656B2 (ja) | ||
| JPH07295834A (ja) | デバッグモニタ処理方法と処理装置 | |
| JPH05151021A (ja) | 常駐領域組み込み型デバツガによるデバツグ方式 | |
| JPS62212865A (ja) | マルチプロセツサ制御方式 |