JPH04217133A - データ送受信方式 - Google Patents

データ送受信方式

Info

Publication number
JPH04217133A
JPH04217133A JP41147190A JP41147190A JPH04217133A JP H04217133 A JPH04217133 A JP H04217133A JP 41147190 A JP41147190 A JP 41147190A JP 41147190 A JP41147190 A JP 41147190A JP H04217133 A JPH04217133 A JP H04217133A
Authority
JP
Japan
Prior art keywords
data
processor
channel
receiving
identification information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP41147190A
Other languages
English (en)
Other versions
JP2630071B2 (ja
Inventor
Toshinobu Yamane
山根 敏伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP41147190A priority Critical patent/JP2630071B2/ja
Publication of JPH04217133A publication Critical patent/JPH04217133A/ja
Application granted granted Critical
Publication of JP2630071B2 publication Critical patent/JP2630071B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数のプロセッサ間の
データ送受信方式に利用する。特に、アナログデータの
データ送受信方式に関するものである。
【0002】
【従来の技術】図2は従来例のデータ送受信方式のブロ
ック構成図である。
【0003】従来、一つのプロセッサからの他プロセッ
サへアナログデータを送出するときに、図2に示すよう
に、たとえば5個のアナログデータを取扱う場合には、
データ送出側はディジタルアナログ変換回路12の出力
を5ポートのマルチプレクサ13Aを介してホールドし
、データ受信側は5ポートのマルチプレクサ23Aを制
御してアナログデータをアナログディジタル変換回路2
2へ入力し、プロセッサ21Aがその値を読みとる方法
がとられていた。
【0004】
【発明が解決しようとする課題】しかし、このような従
来例のデータ送受信方式では、扱うデータの数だけマル
チプレクサのポート、サンプルホールド回路および通信
回線が必要となり多くのデータを扱うときその構成が大
きくなる欠点があった。
【0005】本発明は上記の欠点を解決するもので、マ
ルチプレクサおよびサンプルホールド回路などのインタ
フェース周辺の回路ならびに回線数を削減できるデータ
送受信方式を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明は、送信側装置と
、受信側装置とを備え、上記送信側装置は、複数チャネ
ルのディジタルデータを出力する送信側プロセッサと、
この送信側プロセッサの出力信号をアナログデータに変
換する送信側変換回路と、この送信側変換回路の出力信
号を受信側に送信する送信手段とを含み、上記受信側装
置は、上記送信側装置からの複数チャネルのアナログデ
ータを受信する受信手段と、この受信手段の出力信号を
ディジタルデータに変換する受信側変換回路と、この変
換されたディジタルデータを入力する受信側プロセッサ
とを含むデータ送受信方式において、少なくとも二つの
通信回線を備え、上記送信側プロセッサは上記各チャネ
ルのディジタルデータにその識別情報を付加して出力す
る手段を含み、上記送信手段は上記送信側変換回路の各
チヤネルのアナログデータの値を上記二つ通信回線の内
の一つに出力し、この出力されるアナログデータの識別
情報を他の一つに出力する手段を含み、上記受信側プロ
セッサは上記出力された識別情報に基づき対応するチャ
ネルのデータを判断する手段を含むことを特徴とする。
【0007】また、本発明は、上記識別情報は上記各チ
ャネルのデータを示す電圧値であることができる。
【0008】
【作用】少なくとも二つの通信回線を備える。送信手段
は送信側変換回路の各チャネルのアナログデータの値を
二つの通信回線の内の一つに出力し、この出力されるア
ナログデータの識別情報を他の一つに出力する。受信側
プロセッサはこの出力された識別情報に基づき対応する
チャネルのデータを判断して受信側変換回路に与える。
【0009】また、識別情報は上記各チャネルのデータ
を示す電圧値であることができる。
【0010】以上によりマルチプレクサおよびサンプル
ホールド回路などのインタフェース周辺の回路ならびに
回線数を削減できる。
【0011】
【実施例】本発明の実施例について図面を参照して説明
する。図1(A)は本発明一実施例データ送受信方式の
ブロック構成図である。
【0012】図1(A)において、データ送受信方式は
、送信側装置10と、受信側装置20とを備え、送信側
装置10は、複数チャネルのディジタルデータを出力す
る送信側プロセッサとしてプロセッサ11と、プロセッ
サ11からの複数チャネルのディジタルデータをアナロ
グデータに変換する送信側変換回路としてディジタルア
ナログ変換回路12と、ディジタルアナログ変換回路1
2の出力信号を受信側に送信する送信手段としてマルチ
プレクサ13およびサンプルホールド回路14とを含み
、受信側装置20は、送信側装置10からの複数チャネ
ルのアナログデータを受信する受信手段としてマルチプ
レクサ23と、マルチプレクサ23の出力信号をディジ
タルデータに変換する受信側変換回路としてアナログデ
ィジタル変換回路22と、この変換されたディジタルデ
ータを入力する受信側プロセッサとしてプロセッサ21
とを含む。
【0013】ここで本発明の特徴とするところは、少な
くとも二つの通信回線31、32を備え、プロセッサ1
1は各チャネルのディジタルデータにその識別情報を付
加して出力する手段を含み、マルチプレクサ13はサン
プルホールド回路14を介してディジタルアナログ変換
回路12の各チヤネルのアナログデータの値を通信回線
31(チャネル1)に出力し、この出力されるアナログ
データの識別情報を通信回線32(チャネル2)に出力
する手段を含み、プロセッサ21は上記出力された識別
情報に基づき対応するチャネルのデータを判断する手段
を含むことにある。
【0014】また、上記識別情報は上記各チャネルのデ
ータを示す電圧値(データ識別電圧)である。
【0015】このような構成のデータ送受信方式の動作
について説明する。図1(B)は本発明のデータ送受信
方式のデータとデータ識別電圧との関係を示す図である
。プロセッサ11からプロセッサ21へ送出するデータ
が表に示すようにデータ1からデータ5まであるとする
。 いま、プロセッサ11からデータ1を送出するとき、ま
ず、ディジタルアナログ変換回路12を介してマルチプ
レクサ13へデータ識別電圧0.5 Vを送出し、チャ
ネル2のサンプルホールド回路14にてその電圧値をホ
ールドする。その後にデータ1をディジタルアナログ変
換回路12およびマルチプレクサ13を介してチャネル
1へ送出し、サンプルホールド回路14にてデータ1の
値をホールドする。
【0016】一方、受信側のプロセッサ21は以下の手
順にて受取データの解析を行う。まず、チャネル2に送
出されているデータ識別電圧を読取り、その電圧が0〜
1V、1〜2V、2〜3V、3〜4V、4〜5Vのどの
範囲にあるかを判断する。その後にチャネル1に送出さ
れているデータを読取る。チャネル2へ0.5 Vの電
圧が送出されているときにはチャネル1へ送出されてい
る電圧値はデータ1であることが分かる。
【0017】同様にしてデータ2に関してはプロセッサ
11からチャネル2へデータ識別電圧として1.5 V
を送出し、チャネル1へデータ2を送出する。プロセッ
サ21はデータ識別電圧が1〜2Vの範囲にあることか
らチャネル1へ送出されている電圧値はデータ2である
ことが分かる。以下、データ3〜5に関しても同様であ
る。
【0018】
【発明の効果】以上説明したように、本発明は、マルチ
プレクサおよびサンプルホールド回路などのインタフェ
ース周辺の回路ならびに回線数を削減できる優れた効果
がある。
【図面の簡単な説明】
【図1(A)】  本発明一実施例データ送受信方式の
ブロック構成図。
【図1(B)】  本発明のデータ送受信方式のデータ
とデータ識別電圧との関係を示す図。
【図2】  従来例のデータ送受信方式のブロック構成
図。
【符号の説明】
10、10A  送信側装置 11、11A、21、21A  プロセッサ12   
     ディジタルアナログ変換回路13、13A、
23、23A  マルチプレクサ14、14A  サン
プルホールド回路20、20A  受信側装置 22        アナログディジタル変換回路31
、32    通信回線

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  送信側装置と、受信側装置とを備え、
    上記送信側装置は、複数チャネルのディジタルデータを
    出力する送信側プロセッサと、この送信側プロセッサの
    出力信号をアナログデータに変換する送信側変換回路と
    、この送信側変換回路の出力信号を受信側に送信する送
    信手段とを含み、上記受信側装置は、上記送信側装置か
    らの複数チャネルのアナログデータを受信する受信手段
    と、この受信手段の出力信号をディジタルデータに変換
    する受信側変換回路と、この変換されたディジタルデー
    タを入力する受信側プロセッサとを含むデータ送受信方
    式において、少なくとも二つの通信回線を備え、上記送
    信プロセッサは上記各チャネルのディジタルデータにそ
    の識別情報を付加して出力する手段を含み、上記送信手
    段は上記送信側変換回路の各チヤネルのアナログデータ
    の値を上記二つ通信回線の内の一つに出力し、この出力
    されるアナログデータの識別情報を他の一つに出力する
    手段を含み、上記受信側プロセッサは上記出力された識
    別情報に基づき対応するチャネルのデータを判断する手
    段を含むことを特徴とするデータ送受信方式。
  2. 【請求項2】  上記識別情報は上記各チャネルのデー
    タを示す電圧値である請求項1記載のデータ送受信方式
JP41147190A 1990-12-18 1990-12-18 データ送受信方式 Expired - Lifetime JP2630071B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP41147190A JP2630071B2 (ja) 1990-12-18 1990-12-18 データ送受信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP41147190A JP2630071B2 (ja) 1990-12-18 1990-12-18 データ送受信方式

Publications (2)

Publication Number Publication Date
JPH04217133A true JPH04217133A (ja) 1992-08-07
JP2630071B2 JP2630071B2 (ja) 1997-07-16

Family

ID=18520481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP41147190A Expired - Lifetime JP2630071B2 (ja) 1990-12-18 1990-12-18 データ送受信方式

Country Status (1)

Country Link
JP (1) JP2630071B2 (ja)

Also Published As

Publication number Publication date
JP2630071B2 (ja) 1997-07-16

Similar Documents

Publication Publication Date Title
JPS6414631A (en) Analog bus connecting system
JP2630071B2 (ja) データ送受信方式
JPS60239859A (ja) パ−ソナルコンピユ−タ用デ−タ転送装置
JPH07131504A (ja) データ転送装置
JPH06231070A (ja) インターフェース装置
JPH02218243A (ja) デジタルデータ転送方式
JP2556140B2 (ja) 多元多重交換接続方式
JPS61101142A (ja) デ−タ保護回路
JPH02119463A (ja) データ転送制御装置
JPS5839145A (ja) ビツト並列通信制御装置
JPS62214750A (ja) 通信制御装置
JPS5992653A (ja) デ−タ伝送装置
JP3675724B2 (ja) セル遅延削減方法及びセル遅延削減システム
JPH0376444A (ja) ディジタル多重化装置のマルチポーリング方式
JPH03104437A (ja) デイジタル信号多重伝送方式
JPS6212236A (ja) デ−タ端末の回線接続方式
JPH057188A (ja) デイジタル伝送システムの多重化装置
JPH0286351A (ja) 再生中継器
JPS63240141A (ja) 多重化装置の制御情報伝送方式
JPS59138143A (ja) デ−タ多重化伝送方式
JPH01160236A (ja) 通信システム
JPH0426263B2 (ja)
JPS61233899A (ja) デ−タ通信システム
KR20010028827A (ko) 통신시스템의 서킷 에뮬레이션 장치
JPS62219798A (ja) 時分割交換機遠隔局共通機器制御情報伝送方式